[发明专利]一种集成电路自动化逻辑综合系统、方法、装置及介质

说明书

本申请公开了一种集成电路自动化逻辑综合系统、方法、设备及介质，该系统包括：环境配置模块，用于获取综合参数；综合优化模块，用于根据综合参数对待综合RTL代码文件进行逻辑综合，得到初步综合结果；报告生成模块，用于生成对应的初步综合报告；报告自动分析模块，用于对初步综合报告进行分析，确定优化控制参数；迭代优化命令自动生成模块，用于根据优化控制参数对初步综合结果进行优化，得到优化后综合结果，并调用报告生成模块和报告自动分析模块更新优化控制参数，根据更新后优化控制参数对优化后综合结果进行迭代优化，直到符合预设输出条件；结果输出模块，用于输出目标综合结果。这样节约了设计成本，有利于集成电路快速上市。

技术领域

本申请涉及集成电路技术领域，特别涉及一种集成电路自动化逻辑综合系统、方法、设备及介质。

背景技术

随着信息技术的不断发展，人们的生活和工作方式发生了巨大变化，而支撑这些变化的核心正是各种不同功能的集成电路。当前集成电路的结构越来越复杂，需要采用EDA(Electronic Design Automation，电子设计自动化)工具来完成集成电路设计，逻辑综合是将RTL(Register Transfer Level，寄存器传输级)代码转换成门级网表的过程，在整个集成电路设计过程中是极为重要的一步，其设计周期直接关系到设计成本。

现有的集成电路设计中的逻辑综合在得到初始的综合结果后，需要手动查阅报告并找出时序违例部分，然后再手动输入命令进行增量迭代，这大大拉长了逻辑综合的周期，增加了设计成本，且对于集成电路快速上市也是极为不利的。

发明内容

有鉴于此，本申请的目的在于提供一种集成电路自动化逻辑综合系统、方法、设备及介质，能够在首次逻辑综合后，自动对初步综合报告进行分析，确定出优化控制参数，从而自动对初步综合结果进行优化，无需手动查阅报告和输入命令，而是采用了自动化方式实现集成电路的逻辑综合迭代过程，大大地缩短了设计周，节约了设计成本，有利于集成电路快速上市。其具体方案如下：

第一方面，本申请公开了一种集成电路自动化逻辑综合系统，包括：

环境配置模块，用于获取综合参数；

综合优化模块，用于根据所述综合参数对待综合RTL代码文件进行逻辑综合，得到初步综合结果；

报告生成模块，用于根据所述初步综合结果生成初步综合报告；

报告自动分析模块，用于对所述初步综合报告进行分析，确定出优化控制参数；

迭代优化命令自动生成模块，用于根据所述优化控制参数对所述初步综合结果中的路径进行优化，得到优化后综合结果，并调用所述报告生成模块和所述报告自动分析模块根据所述优化后综合结果更新所述优化控制参数，根据更新后优化控制参数对所述优化后综合结果进行迭代优化，直到符合预设输出条件，得到目标综合结果；

结果输出模块，用于输出所述目标综合结果。

可选的，所述环境配置模块，包括：

路径信息获取子模块，用于获取所述待综合RTL代码文件的路径、综合约束文件的路径及库文件的路径；

第一综合变量设置子模块，用于获取优化参数阈值，其中，所述优化参数阈值包括预设最长迭代时间、预设建立时间时序最大违例阈值、违例值比值门限、LVT标准单元最大利用率、LVT标准单元每次迭代最大增量、ULVT标准单元最大利用率、ULVT标准单元每次迭代最大增量；

第二综合变量设置子模块，用于获取除了所述优化参数阈值外的综合参数。

可选的，所述综合优化模块，包括：

设计读入子模块，用于根据所述待综合RTL代码文件的路径、所述综合约束文件的路径及所述库文件的路径读入所述待综合RTL代码文件、所述综合约束文件及所述库文件；