[发明专利]SOI横向匀场高压功率半导体器件及制造方法和应用

说明书

本发明提供一种SOI横向匀场高压功率半导体器件及其制造方法和应用，包括第一导电类型衬底，第二导电类型漂移区，第一导电类型电场钳位层，第一和第二导电类型阱区，第一介质氧化层形成场氧化层，第二介质氧化层形成栅氧化层，第二导电类型埋层，第二导电类型源端重掺杂区，第二导电类型漏端重掺杂区，第一介质氧化层和浮空场板多晶硅电极构成纵向浮空场板，分布在整个第二导电类型漂移区中，形成纵向浮空等势场板阵列；本发明在器件开态时，纵向浮空场板表面能够形成积累层，提高了器件的饱和电流。同时电极深入介质层，电极自适应在氧化层内部产生电荷，增加介质电场，实现ENDIF效果，提高器件的击穿电压。

技术领域

本发明属于功率半导体领域，主要提出了一种SOI横向匀场高压功率半导体器件及其制造方法和应用。

背景技术

功率半导体器件由于具有输入阻抗高、开关速度快、损耗低、安全工作区宽等特性，已被广泛应用于计算机及外设、消费电子、网络通信，电子专用设备与汽车电子、仪器仪表、LED显示屏以及电子照明等多个方面。横向器件由于源极、栅极、漏极都在同一表面，易于通过内部连接与其他器件及电路集成，被广泛运用于功率集成电路中。SOI材料由于其具有泄漏电流小、无隔离阱形成寄生PN结电容、扛闩锁效应强、抗辐照性能好而广受应用，在高速、低功耗、抗辐照以及耐高温等领域有广泛应用，被誉为“21世纪硅集成技术”。

发明内容

针对上述问题，本发明提出了一种SOI横向匀场高压功率半导体器件及其制造方法，通过在器件关态引入全域MIS耗尽机制，提高器件耐压。同时，在器件开态时，浮空场板表面能够形成积累层，降低比导通电阻，并提高饱和电流。该结构提高了器件电流密度，消除了Snapback现象对器件输出特性的影响，提高器件的稳定性。

为实现上述发明目的，本发明技术方案如下：

具有一种SOI横向匀场高压功率半导体器件，包括：

第一导电类型半导体衬底11、第一导电类型阱区12、第一导电类型源端重掺杂区13，第二导电类型漂移区21、第二导电类型阱区22、第二导电类型源端重掺杂区23，第二导电类型漏端重掺杂区24，第一介质氧化层31、第二介质氧化层32、第三介质氧化层33、埋氧层34、多晶硅电极41、控制栅多晶硅电极42、源极金属52，漏极金属53；

其中，埋氧层34位于第一导电类型半导体衬底11上方，第二导电类型漂移区21位于埋氧层34上方，第一导电类型阱区12位于第二导电类型漂移区21的左侧，第一导电类型源端重掺杂区13和第二导电类型源端重掺杂区23位于第一导电类型阱区12中，第二导电类型阱区22位于第二导电类型漂移区21的右侧，第二导电类型漏端重掺杂区24位于第二导电类型阱区22中；第二介质氧化层32位于第一导电类型阱区12上方，并且其左端与第二导电类型源端重掺杂区23相接触，右端与第二导电类型漂移区21相接触；第三介质氧化层33位于第二介质氧化层32与第二导电类型漏端重掺杂区24之间的第二导电类型漂移区21的上表面；控制栅多晶硅电极42覆盖在第二介质氧化层32的上表面并部分延伸至第三介质氧化层33的上表面；

第一介质氧化层31和多晶硅电极41构成纵向延伸的纵向浮空场板，纵向浮空场板的个数为1个到多个；源漏方向上相邻的纵向浮空场板错开排布；纵向浮空场板周期性的分布在整个第二导电类型漂移区21中，形成具有多个等势浮空槽的耐压层，同时等势浮空槽与埋氧层34相连接，多晶硅电极41插入埋氧层34内，但不穿通埋氧层34；相邻纵向浮空场板的纵向间距和横向间距相等，横向为源漏方向，纵向为垂直于源漏方向。

作为优选方式，纵向浮空场板的截面形状是矩形、或圆形、或椭圆形、或六边形。

作为优选方式，在第二导电类型漂移区21的表面引入电场钳位层14，即Ptop层。

作为优选方式，器件改为LIGBT器件，或PLDMOS器件。

作为优选方式，在源端下方去除一部分埋氧层；或者/并且在漏端下方去除一部分埋氧层。