[发明专利]生成测试用例的方法、电子设备及存储介质有效
申请号: | 202110946898.1 | 申请日: | 2021-08-18 |
公开(公告)号: | CN113760751B | 公开(公告)日: | 2022-11-15 |
发明(设计)人: | 高世超;吴惠平 | 申请(专利权)人: | 芯华章科技股份有限公司 |
主分类号: | G06F11/36 | 分类号: | G06F11/36 |
代理公司: | 北京风雅颂专利代理有限公司 11403 | 代理人: | 李莎 |
地址: | 211800 江苏省南京*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 生成 测试 方法 电子设备 存储 介质 | ||
本公开提供一种用于在便携激励标准(PSS)环境下生成多个测试用例的方法、电子设备及存储介质。该测试用例用于测试逻辑系统设计。该方法包括:获取逻辑系统设计的配置文件与覆盖目标;根据配置文件生成情景模型;根据该情景模型生成多个测试用例;确定多个测试用例是否满足覆盖目标;响应于多个测试用例不满足覆盖目标,确定多个测试用例与覆盖目标的差异;以及基于该差异更新情景模型。本公开实施例通过确定多个测试用例与覆盖目标的差异,并依据该差异进而生成多个新的多个测试用例,从而使得多个测试用例能更快的收敛于覆盖目标,提高仿真测试的有效性与精准性。
技术领域
本公开实施例涉及逻辑系统设计技术领域,尤其涉及一种生成测试用例的方法、电子设备及存储介质。
背景技术
在集成电路的验证领域,仿真一般是指将逻辑系统设计进行编译之后在计算机或硬件仿真设备上运行,以对设计的各种功能进行仿真测试。设计可以是,例如,用于供专门应用的集成电路(Application Specific Integrated Circuit,简称ASIC)或者片上系统芯片(System-On-Chip,简称SOC)的设计。因此,在仿真中被测试或验证的逻辑系统设计又可以称为待测设备(Device Under Test,简称DUT)。
在生成仿真测试所需的测试用例时,以随机生成测试用例的方式需要较长的时间才能满足仿真测试所需的覆盖目标。此外,当用户自定义覆盖目标时,随机生成的测试用例难以精确的覆盖用户自定义的覆盖目标。
发明内容
有鉴于此,本公开提出了一种用于生成测试用例的方法、电子设备及存储介质。
本公开第一方面,提供了一种用于在便携激励标准(PSS)环境下生成多个测试用例的方法,其中,所述测试用例用于测试逻辑系统设计。所述方法包括:获取所述逻辑系统设计的配置文件与覆盖目标;根据所述配置文件生成情景模型;根据所述情景模型生成多个测试用例;确定所述多个测试用例是否满足所述覆盖目标;响应于所述多个测试用例不满足所述覆盖目标,确定所述多个测试用例与所述覆盖目标的差异;以及基于所述差异更新所述情景模型。
本公开第二方面,提供了一种电子设备,包括:存储器,用于存储一组指令;以及至少一个处理器,配置为执行该组指令以进行如第一方面所述的方法。
本公开第三方面,提供了一种非暂态计算机可读存储介质,所述非暂态计算机可读存储介质存储电子装置的一组指令,该组指令用于使所述电子装置执行第一方面所述的方法。
本公开实施例通过确定多个测试用例与覆盖目标的差异,并依据该差异进而生成多个新的测试用例,从而使得多个测试用例能更快的收敛于覆盖目标,提高仿真测试的有效性与精准性。
附图说明
为了更清楚地说明本公开或相关技术中的技术方案,下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为根据本公开实施例的主机的示意图。
图2A为根据本公开实施例的仿真测试系统的示意图。
图2B为根据本公开实施例的PSS工具的示意图。
图3为根据本公开实施例的一种生成测试用例的方法的流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白,以下结合具体实施例,并参照附图,对本公开进一步详细说明。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯华章科技股份有限公司,未经芯华章科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110946898.1/2.html,转载请声明来源钻瓜专利网。