[发明专利]一种功率模块绑定线布局优化设计方法

说明书

本发明公开了一种功率模块绑定线布局优化设计方法，包括以下步骤：S1、基于布局方式将芯片划分为多元胞，将绑定线划分为多线弧；S2、提取线弧电阻与芯片金属层电阻；S3、建立元胞电压‑电流‑温度模型，提取元胞等效电阻；S4、建立三维多元胞电网络，获得元胞电流、线弧电流与节点电压；S5、计算线弧发热功率与元胞发热功率；S6、得到计及绑定线发热的芯片温度场；S7、更新元胞等效电阻与节点电压，判断收敛，否则重复S3‑S6；S8、以芯片最高温度和平均温度为评价指标，寻求绑定线布局最佳设计参数。本发明有效提高了绑定线设计迭代速度，特别适合模块封装的前期设计验证；所提叠层式布局优化方案可在不增加元件和材料消耗的情况下抑制芯片热应力。

技术领域

本发明属于电力电子器件领域，具体涉及一种功率模块绑定线热效应快速评估与布局优化设计方法。

背景技术

功率模块是高功率应用场合的主流器件，包括电动汽车电机驱动器、可再生能源逆变器和固态变压器等。功率模块中的功率半导体芯片表面的发射极焊盘通过楔焊键合连接到衬板。然而，绑定线所需传输的电流与芯片电流相同，导致绑定线受到严重的热-机械应力，特别是在键合位置。当最薄弱的键合处被剥离，其余绑定线传导更高的电流，最终导致功率模块发生连续性故障。因此，如何抑制绑定线的热-机械应力，提高绑定落点的可靠性水平成为功率模块设计的迫切问题。

目前，抑制绑定落点热-机械应力的手段分为三个方面：绑定线材料、绑定线结构和绑定线布局。绑定线材料相关的方法是用接近硅的热膨胀系数(CTE)值的材料代替铝(Al)线，以铜(Cu)、铝包铜和新型铝合金为代表。绑定线结构相关的方法侧重于重塑连接部件或插入外部组件，以直接引线键合(DLB)、柔性电路板烧结、钼基应变缓冲焊接和倒装芯片键合为代表。然而，上述方法需要昂贵的制备和复杂的电镀工艺，在应用中并不实用。

为了有效缓解绑定落点的热应力，多样化的绑定线布局方式被用于降低芯片温度。并排式、交错式及叠层式等布局类型广泛应用于大面积芯片中，这些方案通过调节芯片电流分布，降低芯片金属层中落点周围的电流密度，从而实现芯片热应力的抑制。

然而，随着芯片额定电流的不断增加，绑定线输运电流随之增加，由此引起的欧姆自热效应不容忽视。同时，芯片大尺寸化引起的绑定线落点数量增加，导致绑定线上的电流密度呈现非均匀分布，为芯片带来非均匀自热。这种非均匀自热效应会导致芯片局部过热，从而加速绑定落点的退化。因此，多落点绑定线电热耦合机理的解析建模有利于揭示芯片温度形成机制，功率模块绑定线热效应的快速评估有利于绑定布局的更新迭代和优化设计，为提升多落点绑定线的热应力抑制潜能发挥关键作用。

发明内容

为了克服现有技术的不足，本发明提出了一种新型功率模块绑定线布局方案，可以在不增加任何元件和材料消耗的情况下进一步实现热应力抑制，从而提高功率模块的可靠性。本发明通过建立能反映绑定布局的三维多元胞电网络，结合能描述芯片二维温度分布的傅里叶级数热模型，实现了多落点绑定线的电热耦合建模与计算，可用于功率模块绑定线热效应的快速评估，有望发展成为功率模块绑定线布局设计的指导方针和设计准则。

本发明的具体方案如下：

本发明提出一种功率模块绑定线热效应快速评估与布局优化设计方法，具体包括以下步骤：

S1、基于功率模块绑定线所采用的并排式、交错式或叠层式布局类型与绑定落点以及绑定线根数，将功率半导体芯片划分为多元胞结构，将功率绑定线划分为多线弧结构；

S2、由绑定线弧高、起弧角度、线径与芯片宽度确认线弧电阻，由芯片金属层宽度、厚度与芯片长度确认芯片水平金属层电阻；

S3、由功率半导体芯片的掺杂浓度、几何尺寸和温度敏感参数，建立与绑定线解耦的元胞电压-电流-温度物理模型，利用正温度特性区元胞电压对电流的导数的温度线性化特征，提取元胞的温度依赖性等效电阻；