[发明专利]制造半导体器件的方法

说明书

本公开涉及制造半导体器件的方法。在半导体层上形成栅极图案并且在半导体层上形成导电膜以覆盖栅极图案。通过对导电膜执行抛光工艺并且图案化抛光后的导电膜，经由侧壁间隔物在栅极图案之间形成焊盘层。

相关申请的交叉引用

于2020年9月3日提交的日本专利申请No号2020-148113的公开内容(包括说明书、附图和摘要)通过整体引用而被并入本文。

背景技术

本发明涉及制造半导体器件的方法，并且具体地涉及制造如下半导体器件的方法，该半导体器件具有形成在杂质区上的导电膜，该杂质区待作为源极区或漏极区。

作为一种低功耗半导体器件，已知在SOI(绝缘体上硅)衬底上形成MISFET(金属绝缘体半导体场效应晶体管)的技术，该SOI衬底具有半导体衬底、形成在半导体衬底上的绝缘层、以及形成在绝缘层上的硅层。形成在SOI衬底上的MISFET可以降低在硅层中形成的扩散区所引起的寄生电容。因此，可以实现MISFET操作速度的提高和功耗的降低。

例如，专利文献1公开了一种在形成有MISFET的源极区和漏极区的硅层上形成外延层的技术。

下面列出了所公开的技术。

[专利文献1]日本未审查专利申请公开号2013-219181

发明内容

由于SOI衬底的硅层非常薄，因此难以对其中形成有源极区和漏极区的硅层进行硅化。因此，在源极区和漏极区中的每个区上形成外延层并且在该外延层中执行硅化是有效的。

另一方面，在形成在SOI衬底上的MISFET中，通过不仅向形成在硅层上的栅电极而且向形成在半导体衬底中的阱区施加电压，来控制MISFET的驱动电流。

这里，存在以下情况，其中形成在源极区上的接触孔和形成在漏极区上的接触孔中的两者或一者可以形成在其上没有形成外延层的元件隔离部分上。即，在某些情况下在期望位置没有形成接触孔，导致发生接触孔穿透元件隔离部分的缺陷。此外，由于硅层如上所述非常薄，即使在期望位置形成有接触孔，如果外延层生长不充分，则仍然可能发生接触孔穿透硅层并进一步穿透形成在硅层下方的绝缘层的缺陷。因此，如果接触孔穿透元件隔离部分或硅层，则发生源极区或漏极区与阱区通过形成在接触孔中的插塞被短路的缺陷。

因此，期望开发一种能够抑制这种缺陷的技术并且提高具有MISFET的半导体器件的可靠性。从本说明书和附图的描述中，其他问题和新颖特征将是很清楚的。

根据一个实施例，一种制造半导体器件的方法包括以下步骤：(a)提供SOI衬底，SOI衬底具有半导体衬底、形成在半导体衬底上的绝缘层和形成在绝缘层上的半导体层；(b)在(a)之后，在半导体层上形成第一导电膜；(c)在(b)之后，在第一导电膜上形成第一绝缘膜；(d)在(c)之后，图案化第一导电膜和第一绝缘膜，从而形成栅极图案和盖膜；(e)在(d)之后，将杂质注入到位于栅极图案的两侧的半导体层中，从而形成第一杂质区；(f)在(e)之后，在栅极图案的侧表面上形成由第二绝缘膜构成的第一侧壁间隔物；(g)在(f)之后，在第一杂质区上形成第二导电膜以覆盖栅极图案、盖膜和第一侧壁间隔物；(h)在(g)之后，对第二导电膜执行抛光工艺，直到盖膜被露出；(i)在(h)之后，图案化第二导电膜的一部分，从而形成由剩余的第二导电膜构成的焊盘层；以及(j)在(i)之后，利用第三绝缘膜填充其中第二导电膜已被去除的部分。