[发明专利]一种基于多核处理器的高速数据流处理方法和系统

说明书

本发明公开了一种基于多核处理器的高速数据流处理方法和系统。其中，所述方法包括：为多核处理器中的每个处理器配置数据缓存存储器，和为该多核处理器中的每个处理器中的指令寄存器添加指令预取寄存器，和在该多核处理器中的每个处理器在分别执行一条指令的同时，提前通知该配置的数据缓存存储器从主运行内存中获取对应该添加的指令预取寄存器对指令数据的要求的数据，以及根据该提前通知的该配置的数据缓存存储器从主运行内存中获取对应该添加的指令预取寄存器对指令数据的要求的数据，通过该每个处理器添加的指令预取寄存器分别执行对应的指令。通过上述方式，能够实现提高多核处理器整体的运行计算效能和效率。

技术领域

本发明涉及数据流处理技术领域，尤其涉及一种基于多核处理器的高速数据流处理方法和系统。

背景技术

相关技术中，大家对处理器的性能要求越来越高，但是受限于物理材料的特性和量子效应，处理的频率并不能无限制的提高，处理器大部分最高频率被限制在5GHZ(千兆赫兹)的频率以下，常规的在2-3GHZ的频率，是一个最经济的成本和性能，已经对散热系统的要求的一个很好平衡点。

为了解决性能瓶颈的问题，大家不约而同的想到多核并行计算的方案，并为此开发了从硬件平台，到操作系统，到应用APP(Application，应用程序)的等一系列的全链条的优化，期望可以最大的限度利用上多核并行的计算能力，取得高性能，同时低成本的方案；多核并行系统看起来是很有效的，近乎于完美的解决算力不足的问题的良方；但是同时，人们也发现新的多核并行系统中，还存在一个比较严重的瓶颈，这个瓶颈导致多核系统中，增加更多的处理内核所获得的受益越来越低，甚至到一定的程度，增加更多的处理器，导致多核处理器整体的运行计算效能和效率反而降低了。

这个瓶颈就是多核并行系统的运行内存(RAM)，因为我们当前的RAM主要常用的是SRAM(Static Random-Access Memory，静态随机存取存储器)/SDRAM(synchronousdynamic random-access memory，同步动态随机存取器)/DDRRAM(Double Data RateRandom-Access Memory，双倍速率随机存取存储器)，它们都有一个共同的特点就是无法支持并行，即在每一个访问周期，只能访问一个特定的地址里面的数据，而无法做到处理器A核访问AA地址，同时处理器B核要访问BB地址，所以最终的多核并行处理系统，到RAM访问这里就变成了串行模式，得不到RAM访问权限的处理器内核只能以空转的方式等待新的RAM访问机会，这样白白的损失了很大一块的系统效能，导致多核处理器整体的运行计算效能和效率反而降低了。

换一种方案，跟处理器采用多核一样，在系统中也采用多个运行内存的方式，让每个处理器都能分到一个单独的运行内存模块单元，这样就相当于一个多系统并机的模式。但是，这个方案就多个运行内存之间的数据交换变为不可能或者效率低下，因为每个处理器内核的运行程序和数据，是需要经常在多核之间流转和共享的，砍掉了共享功能，导致每个子系统各自为政，丧失了多核系统的核心功能，导致多核处理器整体的运行计算效能和效率反而降低了。

发明内容

有鉴于此，本发明的目的在于提出一种基于多核处理器的高速数据流处理方法和系统，能够实现提高多核处理器整体的运行计算效能和效率。

根据本发明的一个方面，提供一种基于多核处理器的高速数据流处理方法，包括：为多核处理器中的每个处理器配置数据缓存存储器；为所述多核处理器中的每个处理器中的指令寄存器添加指令预取寄存器；在所述多核处理器中的每个处理器在分别执行一条指令的同时，提前通知所述配置的数据缓存存储器从主运行内存中获取对应所述添加的指令预取寄存器对指令数据的要求的数据；根据所述提前通知的所述配置的数据缓存存储器从主运行内存中获取对应所述添加的指令预取寄存器对指令数据的要求的数据，通过所述每个处理器添加的指令预取寄存器分别执行对应的指令。