[发明专利]一种时钟恢复系统电路

说明书

本发明公开一种时钟恢复系统电路，属于集成电路领域，用于SOC系统时钟的恢复控制，其包括N位多路选择器、异或门、三分之二数字滤波器、M位分频器、三输入或门、G位计数器、L位计数器、比较单元、校准单元、精度单元；本电路可提供脉冲极性可控、软件可控、精度可控、可定时灵活的时钟校准系统；其中，通过极性控制信号SYNCPOL，控制检查边沿。三分之二数字滤波器获得稳定的脉冲信号，用于俘获L位计数器方向和数值，比较单元的结果控制校准的增加或减小的大小，精度单元控制最终校准值。

技术领域

本发明涉及集成电路技术领域，特别涉及一种时钟恢复系统电路。

背景技术

随着智能可穿戴设备、智能硬件的普及以及物联网的兴起，SOC芯片在消费电子、工业控制、医疗设备以及人工智能等领域得到了广泛应用，随之而来的是SOC芯片应用环境越来越恶劣，导致对SOC芯片的时钟提出了越来越高的要求。

现有对SOC芯片的时钟恢复方法：一、SOC芯片的系统时钟恢复完全依靠PLL或者RC震荡器设计的精度、工艺制程，在一定环境情况下，可以保持频率输出稳定；二、首先测试系统时钟的频率，再将测试的参数值写入存储器中，作用到PLL或RC来确保震荡器上，来确保输出的频率恢复到系统所需频率。

采用现有的第一时钟恢复方法，会有以下缺点：首先，设计结构复杂。譬如，需要增加温度补偿等单元；其次，当温度、电压等环境因素超出设计所包含的范围，就无法恢复。

采用现有的第二类测试方法，会有以下缺点：首先，每次芯片测试，增加了测试的成本；其次，不够灵活，每次环境的变化，就需要重新校准，再将测试的参数值写入存储器中。

发明内容

本发明的目的在于提供一种时钟恢复系统电路，以解决上述的问题。

为解决上述技术问题，本发明提供了一种时钟恢复系统电路，为SOC芯片提供稳定的时钟，所述时钟恢复系统电路包括N位多路选择器、异或门、三分之二数字滤波器、M位分频器、三输入或门、G位计数器、L位计数器、比较单元、校准单元和精度单元；

N位多路选择器选择时钟源，其输出端同时接异或门的一端和G位计数器；异或门的另一端接控制信号SYNCPOL；异或门的输出端接三分之二数字滤波器，三分之二数字滤波器的输出端接M位分频器；

三输入或门的三个输入端分别接G位计数器的输出端、M位分频器的输出端和软件脉冲信号SOFT_PLUS，输出端接L位计数器和校准单元；

比较单元的第一输入端接频率误差限值FILIM，第二输入端接或门的输出端，比较单元的输出端接入校准单元；校准单元与精度单元、系统时钟、L位计数器依次相连，L位计数器输出FEDIR值至校准单元的输入端，L位计数器输出FECAP值至比较单元的第二输入端。

可选的，所述N位多路选择器为整个系统提供不同的时钟源。

可选的，所述异或门能够灵活控制控制信号SYNCPOL的极性，所述时钟恢复系统电路可为系统提供不同沿的检测信号。

可选的，所述三分之二数字滤波器用于滤除任何干扰，使同步信号更加稳定。

可选的，所述M位分频器对输入的同步时钟源进行可编程二进制预分频，以获得合理频率范围的同步信号。

可选的，所述三输入的或门对整个系统起定时控制，并提供软件编程产生的脉冲，或者经过M位分频器的脉冲。

可选的，所述L位计数器是一个L位递减或递增计数器，由系统时钟驱动，用于记录频率误差。

可选的，所述比较单元用于比较软件输入的频率误差限值FILIM与俘获L位计数器的FECAP值。

可选的，所述校准单元用于时钟频率校准，根据比较单元输出的结果以及俘获L位计数器的计数方向，确定校准值的大小。