[发明专利]一种时钟恢复系统电路

权利要求书

1.一种时钟恢复系统电路，为SOC芯片提供稳定的时钟，其特征在于，所述时钟恢复系统电路包括N位多路选择器、异或门、三分之二数字滤波器、M位分频器、三输入或门、G位计数器、L位计数器、比较单元、校准单元和精度单元；

N位多路选择器选择时钟源，其输出端同时接异或门的一端和G位计数器；异或门的另一端接控制信号SYNCPOL，用于控制输入时钟源的极性，定制上升沿采样或下降沿采样；异或门的输出端接三分之二数字滤波器，三分之二数字滤波器的输出端接M位分频器；

三输入或门的三个输入端分别接G位计数器的输出端、M位分频器的输出端和软件脉冲信号SOFT_PLUS，输出端接L位计数器和校准单元；

比较单元的第一输入端接频率误差限值FILIM，第二输入端接或门的输出端，比较单元的输出端接入校准单元；校准单元与精度单元、系统时钟、L位计数器依次相连，L位计数器输出FEDIR值至校准单元的输入端，L位计数器输出FECAP值至比较单元的第二输入端；其中当检测到SYNC事件时，L位计数器的实际值和方向被俘获为FECAP值和FEDIR值；

所述比较单元俘获的FECAP值将与一组限值进行比较，比较的结果用于生成状态指示以及控制自动微调；

当频率误差低于容差限值FELIM时，其校准值不作调整，反馈OK事件；

当频率误差高于或等于容差限值FELIM，且小于警告限值A*FELIM时，其校准值增加或减小1*X，反馈OK事件；其中A为警告限值系数；X为微调步长系数；

当频率误差高于等于警告限值A*FELIM，且小于危险限值B*FELIM时，其校准值增加或减少2*Y，反馈WARN事件；其中B为危险限值系数，Y为强微调步长系数；

当频率误差高于等于危险限值B*FELIM，且小于误差限值C*FELIM时，其校准值增加或减少U*Z，反馈SERI_WARN事件；其中C为误差限值系数，U为自定义的步长，一般选取大于或等于3，Z为超强微调步长系数。

2.如权利要求1所述的时钟恢复系统电路，其特征在于，所述N位多路选择器为整个系统提供不同的时钟源。

3.如权利要求1所述的时钟恢复系统电路，其特征在于，所述异或门能够灵活控制控制信号SYNCPOL的极性，所述时钟恢复系统电路可为系统提供不同沿的检测信号。

4.如权利要求1所述的时钟恢复系统电路，其特征在于，所述三分之二数字滤波器用于滤除任何干扰，使同步信号更加稳定。

5.如权利要求1所述的时钟恢复系统电路，其特征在于，所述M位分频器对输入的同步时钟源进行可编程二进制预分频，以获得合理频率范围的同步信号。

6.如权利要求1所述的时钟恢复系统电路，其特征在于，所述三输入的或门对整个系统起定时控制，并提供软件编程产生的脉冲，或者经过M位分频器的脉冲。

7.如权利要求1所述的时钟恢复系统电路，其特征在于，所述L位计数器是一个L位递减或递增计数器，由系统时钟驱动，用于记录频率误差。

8.如权利要求1所述的时钟恢复系统电路，其特征在于，所述比较单元用于比较软件输入的频率误差限值FILIM与俘获L位计数器的FECAP值。

9.如权利要求1所述的时钟恢复系统电路，其特征在于，所述校准单元用于时钟频率校准，根据比较单元输出的结果以及俘获L位计数器的计数方向，确定校准值的大小。

10.如权利要求1所述的时钟恢复系统电路，其特征在于，所述精度单元用于时钟频率校准精度控制，根据精度的大小，调整校准频率所用的时间，以及校准的频率的精度。