[发明专利]灵敏放大器电路、存储器

权利要求书

1.一种灵敏放大器电路，其特征在于，包括：

参考单元电流生成电路，用于生成参考单元电流和参考电压；

电流比较电路，与所述参考单元电流生成电路电连接，所述电流比较电路用于将所述参考单元电流转换成参考电流，在读取存储阵列的情况下生成单元电流，并根据参考电流和单元电流形成读取电压；

锁存电路，通过连接电路分别与所述电流比较电路和所述参考单元电流生成电路电连接，所述锁存电路用于获取所述参考电压和所述读取电压的电压差并对所述电压差进行正反馈得到逻辑信号；

所述连接电路，用于在读取存储阵列的情况下将参考单元电流生成电路和锁存电路导通，且将电流比较电路和锁存电路导通。

2.根据权利要求1所述的灵敏放大器电路，其特征在于，所述连接电路包括：

第一NMOS管，漏极分别连接第二NMOS管的源极和第三NMOS管的源极，所述第一NMOS管的源极接地；

所述第二NMOS管，栅极与所述电流比较电路电连接，所述第二NMOS管的漏极连接所述锁存电路；

所述第三NMOS管，栅极与所述参考单元电流生成电路电连接，所述第三NMOS管的漏极连接所述锁存电路。

3.根据权利要求2所述的灵敏放大器电路，其特征在于，锁存电路包括：

第三PMOS管，栅极分别连接第四NMOS管的栅极和第五NMOS管的漏极，所述第三PMOS管的源极连接第四PMOS管的源极，所述第三PMOS管的漏极分别连接所述第四PMOS管的栅极、所述第四NMOS管的漏极、所述第五NMOS管的栅极；

所述第四PMOS管，漏极连接所述第三PMOS管的栅极；

所述第四NMOS管，源极连接所述第二NMOS管的漏极；

所述第五NMOS管，源极连接所述第三NMOS管的漏极；

缓冲模块，分别与所述第三PMOS管的漏极、所述第四PMOS管的栅极、所述第四NMOS管的漏极和所述第五NMOS管的栅极电连接，所述缓冲模块用于接收并输出逻辑信号。

4.根据权利要求3所述的灵敏放大器电路，其特征在于，所述灵敏放大器电路还包括第三均衡电路，所述第三均衡电路包括：

第一PMOS管，栅极连接第二PMOS管的栅极，所述第一PMOS管的源极分别连接所述第二PMOS管的源极、所述第三PMOS管的源极和所述第四PMOS管的源极，所述第一PMOS管的漏极分别连接所述第三PMOS管的栅极、所述第四PMOS管的漏极、所述第四NMOS管的栅极、所述第五NMOS管的漏极；

第二PMOS管，漏极分别连接所述第四NMOS管的栅极、所述第五NMOS管的栅极、所述第三PMOS管的漏极和所述第四PMOS管的栅极和所述缓冲模块。

5.根据权利要求1所述的灵敏放大器电路，其特征在于，参考单元电流生成电路包括：

存储单元电流生成电路，用于生成存储单元电流；

第一预充电路，一端连接所述存储单元电流生成电路，所述第一预充电路的另一端分别连接第五PMOS管和所述连接电路，所述第一预充电路用于给所述存储单元电流生成电路提供预充电压，并给所述第五PMOS管和所述连接电路的连接节点提供预充电压；

所述第五PMOS管，栅极分别连接所述第一预充电路、所述电流比较电路和所述连接电路，所述第五PMOS管的栅极还与所述第五PMOS管的漏极电连接，所述第五PMOS管的源极连接电源，所述第五PMOS管用于给所述第一预充电路和所述连接电路的连接节点提供电压，并对存储单元电流进行反向，以生成参考单元电流并输送给所述电流比较电路。