[发明专利]一种多路CPU互联系统

说明书

本发明公开了一种多路CPU互联系统，包括：中背板；盲插高速信号连接器；通过中背板互联的第一、第二、第三和第四节点，每个节点包括高速信号连接器以及2个CPU，每个CPU通过超路径互联链路UPI0、UPI1、UPI2、UPI3与其他CPU互联；其中，每个CPU的UPI3连接到对应的高速信号连接器，对应的高速信号连接器通过线缆与节点上的对应的盲插高速信号连接器连接，第一和第三节点(第二和第四节点)上的UPI3对应的盲插高速信号连接器分别与固定在中背板上的由一条线缆连接的两个盲插高速信号连接器连接。通过本发明的方案，实现了节点的快速抽出与推入，提高了系统运维的效率。

技术领域

本发明涉及服务器技术领域，尤其涉及一种多路CPU互联系统。

背景技术

前几代CPU间互联的UPI(Ultra Path Interconnect，超路径互联)信号速率低，低于11.2GT/s，可以直接在板卡内做PCB走线，新平台的CPU互联的UPI已升级到UPI2.0，速率可达20GT/s，按照性能和功能要求，因为信号速率的提升，对于损耗与阻抗要求更为严苛，因此有部分UPI信号的互联需要引入线缆的互联设计，才能满足信号完整性的要求，相对于PCB走线，应用线缆做UPI互联，阻抗更小，损耗更低，信号可传输距离远，提高了系统延展性。但是随着线缆连接的引入，导致了运维的难度增加。

发明内容

有鉴于此，本发明提出一种多路CPU互联系统，在满足信号完整性的前提下，针对部分UPI引入线缆互联，使CPU互联系统的阻抗更小，消耗的损耗更低，可传输距离更远，提高了CPU互联系统的延展性，同时通过节点的盲插和快拆提高了系统运维的效率。

基于上述目的，本发明实施例的一方面提供了一种多路CPU互联系统，多路CPU互联系统具体包括：

中背板；

多个盲插高速信号连接器；

与所述中背板连接的多个节点通过所述中背板互联的第一节点、第二节点、第三节点和第四节点，所述第一节点、所述第二节点、所述第三节点和所述第四节点中的每一个包括多个高速信号连接器以及2个CPU，每个所述CPU通过超路径互联链路UPI0、UPI1、UPI2、UPI3与其他CPU互联；

其中，每个CPU的UPI3通过板卡上的PCB走线连接到对应的高速信号连接器，所述对应的高速信号连接器通过线缆与固定在节点上的对应的盲插高速信号连接器连接，第一节点上的UPI3对应的所述盲插高速信号连接器和第三节点上的UPI3对应的所述盲插高速信号连接器分别与固定在中背板上的由一条线缆连接的两个盲插高速信号连接器连接，第二节点上的UPI3对应的所述盲插高速信号连接器和第四节点上的UPI3对应的所述盲插高速信号连接器分别与固定在中背板上的由一条线缆连接的两个盲插高速信号连接器连接。

在一些实施方式中，每4个节点组成1个8路CPU系统；

其中，每个所述节点上的第一CPU的UPI0通过板卡上的PCB走线与第二CPU的UPI1连接，第一节点上的第一CPU的UPI1、第二CPU的UPI0通过所述板卡上的PCB走线分别与第四节点上的第一CPU的UPI1、第二CPU的UPI0连接，第二节点上的第一CPU的UPI1、第二CPU的UPI0通过板卡上的PCB走线分别与第三节点上的第一CPU的UPI1、第二CPU的UPI0连接，第一节点上的两个CPU的UPI2通过线缆与第二节点上的两个CPU的UPI2分别对应连接，第三节点上的两个CPU的UPI2通过线缆与第四节点上的两个CPU的UPI2分别对应连接。