[发明专利]一种基于FPGA实现通过中间触发进行数据采集的方法、设备

权利要求书

1.一种基于FPGA实现通过中间触发进行数据采集的方法，其特征在于，包括：

将采集的数据转换成可处理数据，并将所述可处理数据存储至第一存储器，具体包括：

通过模数转换器将采集到的数据转换成待处理数据；

通过接收双倍数据速率IDDR原语指令将所述待处理数据转换成可处理数据；

将所述可处理数据存储至第一存储器；所述第一存储器为先进先出缓存器；

读取所述第一存储器中的所述可处理数据，将读取到的所述可处理数据写入第二存储器中，具体包括：

根据所述第一存储器的状态数据，判断所述第一存储器的状态是否为非空状态；

若是，对所述第一存储器中的可处理数据进行读取；

将读取后的可处理数据写入双倍速率同步动态随机存储器中；

在所述触发信号到来之前，接收上位机配置的在所述触发信号到来前采集可处理数据的个数和在所述触发信号到来后采集可处理数据的个数；

根据所述触发信号到来前采集可处理数据的个数设定地址周期；

根据所述第二存储器的写控制指令，将所述第一存储器中的可处理数据按照所述地址周期，周期性地写入所述第二存储器；

基于触发信号的触发，将所述第二存储器中的可处理数据对应的起始地址、所述触发信号对应的触发地址写入第三存储器中，具体包括：

当所述触发信号来临时，记录正在所述第二存储器写入可处理数据时对应的所述触发地址，并终止在所述地址周期内继续写入所述可处理数据；

在所述触发信号来临之后，根据设定采集的可处理数据的个数，在所述地址周期的下一个地址开始继续存入所述第一存储器中的可处理数据；

当所述设定采集的可处理数据采集完成后，将所述第二存储器中可处理数据对应的起始地址和所述触发地址存储至所述第三存储器中；

根据所述第三存储器中的所述起始地址、所述触发地址，按序读取所述第二存储器中的可处理数据，并将读取到的所述可处理数据存储到第四存储器中，具体包括：

从所述触发地址的下一个地址到所述地址周期内的最后一个地址中读取可处理数据；

从所述起始地址到所述触发地址中读取可处理数据；

从所述地址周期的下一个地址到最后一个存储所述可处理数据的地址读取可处理数据；

对按序读取的所述第二存储器中的可处理数据进行还原操作，并发送给第四存储器；

将所述第四存储器中的可处理数据发送至上位机。

2.根据权利要求1所述的方法，其特征在于，将所述第四存储器中的可处理数据发送至上位机，具体包括：

对所述第四存储器进行接口转换，转换成与对应的控制器相匹配的数据接口；

将所述第四存储器中的可处理数据发送至所述控制器，通过所述控制器将第四存储器中的可处理数据发送至上位机。

3.根据权利要求1所述的方法，其特征在于，所述方法还包括：

基于多个触发信号的触发，将多个所述第二存储器中可处理数据对应的起始地址、多个所述触发信号对应的触发地址写入第三存储器中。

4.一种基于FPGA实现通过中间触发进行数据采集的设备，其特征在于，包括：

至少一个处理器；以及，

与所述至少一个处理器通信连接的存储器；其中，

所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述至少一个处理器能够：

将采集的数据转换成可处理数据，并将所述可处理数据存储至第一存储器，具体包括：

通过模数转换器将采集到的数据转换成待处理数据；

通过接收双倍数据速率IDDR原语指令将所述待处理数据转换成可处理数据；

将所述可处理数据存储至第一存储器；所述第一存储器为先进先出缓存器；

读取所述第一存储器中的所述可处理数据，将读取到的所述可处理数据写入第二存储器中，具体包括：

根据所述第一存储器的状态数据，判断所述第一存储器的状态是否为非空状态；

若是，对所述第一存储器中的可处理数据进行读取；

将读取后的可处理数据写入双倍速率同步动态随机存储器中；

在所述触发信号到来之前，接收上位机配置的在所述触发信号到来前采集可处理数据的个数和在所述触发信号到来后采集可处理数据的个数；

根据所述触发信号到来前采集可处理数据的个数设定地址周期；

根据所述第二存储器的写控制指令，将所述第一存储器中的可处理数据按照所述地址周期，周期性地写入所述第二存储器；

基于触发信号的触发，将所述第二存储器中的可处理数据对应的起始地址、所述触发信号对应的触发地址写入第三存储器中，具体包括：

当所述触发信号来临时，记录正在所述第二存储器写入可处理数据时对应的所述触发地址，并终止在所述地址周期内继续写入所述可处理数据；

在所述触发信号来临之后，根据设定采集的可处理数据的个数，在所述地址周期的下一个地址开始继续存入所述第一存储器中的可处理数据；

当所述设定采集的可处理数据采集完成后，将所述第二存储器中可处理数据对应的起始地址和所述触发地址存储至所述第三存储器中；

根据所述第三存储器中的所述起始地址、所述触发地址，按序读取所述第二存储器中的可处理数据，并将读取到的所述可处理数据存储到第四存储器中，具体包括：

从所述触发地址的下一个地址到所述地址周期内的最后一个地址中读取可处理数据；

从所述起始地址到所述触发地址中读取可处理数据；

从所述地址周期的下一个地址到最后一个存储所述可处理数据的地址读取可处理数据；

对按序读取的所述第二存储器中的可处理数据进行还原操作，并发送给第四存储器；

将所述第四存储器中的可处理数据发送至上位机。