[发明专利]一种基于非共享存储多核处理器的微系统架构

说明书

本发明公开了一种基于非共享存储多核处理器的微系统架构，在系统中增加可编程逻辑电路，多核处理器每个处理器核独立的存储接口扩展RAM型数据存储器，然后分别连接到可编程逻辑电路，ROM型程序存储器通过可编程逻辑电路实现共享，从而简化系统，同时解决了核间高速、高带宽的大数据量传输瓶颈，提高了系统处理能力。

技术领域

本发明属于弹载武器计算机应用领域，涉及一种微系统架构，特别涉及一种基于非共享存储多核处理器的微系统架构。

背景技术

随着实时图像处理、目标捕获与跟踪、精确制导等技术在军事领域应用的日趋广泛和新一代军事装备对电子系统高性能、微型化、轻质化和高可靠的迫切需求，采用同构或异构多核处理器系统成为解决高性能计算、并行计算瓶颈的主要途径。一种非共享存储的多核处理器应运而生，这种处理器核分别配备独立的存储接口和存储体，每个处理器核只能访问自己的存储空间，存储空间独立保证了数据的可靠性和一致性的同时，提高了访问存储器带宽，减少访问存储器的数据冲突。非共享存储多核处理器的劣势在于，随着处理器核数的增加，系统会非常庞大和复杂，无法满足新一代军事装备微型化的需求。

发明内容

本发明的目的在于克服上述缺陷，提供一种基于非共享存储多核处理器的微系统架构，在系统中增加可编程逻辑电路，多核处理器每个处理器核独立的存储接口扩展RAM型数据存储器，然后分别连接到可编程逻辑电路，ROM型程序存储器通过可编程逻辑电路实现共享，从而简化系统，同时解决了核间高速、高带宽的大数据量传输瓶颈，提高了系统处理能力。

为实现上述发明目的，本发明提供如下技术方案：

一种基于非共享存储多核处理器的微系统架构，包括非共享存储多核处理器、RAM型数据存储器、ROM型程序存储器和可编程逻辑电路；

非共享存储多核处理器包括多个处理器核；所述多个处理器核包括一个主核和大于一个从核，所述主核实现Boot Loader程序的加载，根据Boot Loader程序从ROM型程序存储器调取主核用户程序代码至主核专属的RAM型数据存储器，并根据主核用户程序代码调度和管理各从核；从核响应主核的命令，从ROM型程序存储器调取从核用户程序代码和计算模型及参数至各从核专属的RAM型数据存储器，并完成相关算法计算和数据处理；

RAM型数据存储器个数与处理器核的个数相同，分别专属于各处理器核，用于由外部输入或各从核计算过程中产生的临时数据，从ROM型程序存储器中调取的各核用户程序代码和计算模型及参数；

ROM型程序存储器用于存储可编程逻辑电路的配置代码，Boot Loader程序，各核用户程序代码，以及计算模型及参数；

可编程逻辑电路用于加载ROM型程序存储器中的可编程逻辑电路的配置代码，并以可编程逻辑电路的配置代码为基础，将Boot Loader程序，各核用户程序代码、以及计算所需的参数和计算模型固化至ROM型程序存储器；用于将ROM型程序存储器中的BootLoader程序加载到主核中；用于实现各处理器核之间数据交换以及各处理器核与ROM型程序存储器之间数据交换。

进一步的，所述可编程逻辑电路内部设有用于实现各处理器核之间数据交换以及各处理器核与ROM型程序存储器之间数据交换的Buffer和互联模块，每一处理器核对应一组Buffer，ROM型程序存储器对应一组Buffer，互联模块基于包路由协议，按照各处理器核发出请求中的目的地址选择目的Buffer，建立两两通路，进行数据传输。

进一步的，所述互联模块设有多组具有异步读写功能的Buffer接口，用于实现互联模块与各Buffer之间的数据传输。

进一步的，多个处理器核向互联模块发出请求时，互联模块根据各处理器核发出请求的时间，将各处理器核发出的请求排序，依次链接传输。