[发明专利]一种高性能大功率低噪声TR芯片

权利要求书

1.一种高性能大功率低噪声TR芯片，其特征在于，包括10W放大器和低噪声放大器，

所述10W放大器的电路用于功放射频信号的输入和输出，所述10W放大器通过三级放大电路且依次相连，构成信号通道，所述10W放大器为两部分电路结构和元器件值完全相同的对称电路，功放射频信号进入10W放大器后均分为两路，通过两部分对称电路放大后在射频输出端功率合成输出，实现对功放射频信号功率的放大；

所述低噪声放大器的电路用于低噪声射频信号的输入和输出，所述低噪声放大器通过四级放大器依次相连，实现对低噪声射频信号功率的放大；

所述10W放大器的其中一个对称电路包括输入匹配网络，所述输入匹配网络与输入级电路相连，所述输入级电路与外电路相连，所述输入匹配网络的另一端与第一稳定网络相连，输入匹配网络与第一稳定网络之间连接有第一偏置电路和第二偏置电路，所述第一偏置电路的一端接电源VG1端,另一端与第二偏置电路相连接，所述第二偏置电路的另一端与第四偏置电路连接，所述第二偏置电路与另一个对称电路的第二偏置电路相连接，所述第一稳定网络连接Q1晶体管的栅极，Q1晶体管的源级接地，Q1晶体管的漏极与第一匹配网络相连，所述Q1晶体管的漏极与第一匹配网络之间连接有第一漏极电路，所述第一漏极电路与另一个对称电路的第一漏极电路相连接，所述第一漏极电路的另一端接电源VD1端,所述第一匹配网络连接有第二稳定网络和第三稳定网络，所述第一匹配网络与第二稳定网络之间连接有第三偏置电路，所述第一匹配网络与第三稳定网络之间连接有第四偏置电路，所述第四偏置电路的另一端与第五偏置电路相连接，所述第二稳定网络连接Q2晶体管的栅极，Q2晶体管源级接地，Q2晶体管的漏极连接有第二匹配网络，所述第三稳定网络连接Q3晶体管的栅极，Q3晶体管源级接地，Q3晶体管的漏极与所述第二匹配网络相连，所述Q2晶体管、Q3晶体管的漏极与第二匹配网络之间连接有第二漏极电路，所述第二漏极电路与另一个对称电路的第二漏极电路相连接，所述第二漏极电路的另一端接电源VD2端，所述第二匹配网络分别与第四稳定网络、第五稳定网络、第六稳定网络和第七稳定网络相连接，所述第二匹配网络与第四稳定网络之间连接有第六偏置电路，所述第二匹配网络与第七稳定网络之间连有第五偏置电路，所述第四稳定网络连接Q4晶体管的栅极，Q4晶体管的源级接地，所述第五稳定网络连接Q5晶体管的栅极，Q5晶体管的源级接地，所述第六稳定网络连接Q6晶体管的栅极，Q6晶体管的源级接地，所述第七稳定网络连接Q7晶体管的栅极，Q7晶体管的源级接地，所述Q4晶体管的漏极、Q5晶体管的漏极、Q6晶体管的漏极和Q7晶体管的漏极都与第三匹配网络相连，所述第三匹配网络连接输出匹配网络，所述第三匹配网络和输出匹配网络之间连接有第三漏极电路，所述第三漏极电路的另一端接电源VD3端，所述输出匹配网络与输出级电路相连，所述输出级电路与外电路相连；

所述低噪声放大器包括第一阻抗匹配网络，所述第一阻抗匹配网络的一端与外电路连接，另一端与Q8晶体管栅极相接，所述第一阻抗匹配网络与Q8晶体管之间接有第一栅极偏置电路，所述第一栅极偏置电路分别与第二栅极偏置电路、第三栅极偏置电路、第四栅极偏置电路和电源VLg端相接，Q8晶体管源极与两条相同微带线Ls相接，两条微带线Ls另一端分别接地，所述Q8晶体管漏极与第二阻抗匹配网络相接，Q8晶体管漏极与第二阻抗匹配网络之间连接有第一漏极偏置电路，所述第一漏极偏置电路分别与第二漏极偏置电路、第三漏极偏置电路、第四漏极偏置电路相连接，所述第二阻抗匹配网络与Q9晶体管栅极相接，所述第二阻抗匹配网络与Q9晶体管栅极之间接有第二栅极偏置电路，所述第二栅极偏置电路另一端与第一栅极偏置电路、第三栅极偏置电路、第四栅极偏置电路和电源VLg端相接，所述Q9晶体管源极与两条相同微带线Ls相接，两条微带线Ls另一端分别接地，所述Q9晶体管漏极与第三阻抗匹配网络相接，Q9晶体管漏极与第三阻抗匹配网络之间连接有第二漏极偏置电路，所述第二漏极偏置电路分别与第一漏极偏置电路、第三漏极偏置电路、第四漏极偏置电路相接，所述第三阻抗匹配网络与Q10晶体管栅极相接，所述第三阻抗匹配网络与Q10晶体管栅极之间连接有第三栅极偏置电路，所述第三栅极偏置电路另一端与第一栅极偏置电路、第二栅极偏置电路、第四栅极偏置电路和电源VLg端相接，所述Q10晶体管源极与两条相同微带线Ls相接，两条微带线Ls另一端分别接地，所述Q10晶体管漏极分别与第三阻抗匹配网络、第四阻抗匹配网络相接，Q10晶体管漏极与第四阻抗匹配网络之间连接有第三漏极偏置电路，所述第三漏极偏置电路分别与第一漏极偏置电路、第二漏极偏置电路、第四漏极偏置电路相接，所述第四阻抗匹配网络与Q11晶体管栅极相接，所述第四阻抗匹配网络与Q11晶体管栅极之间接有第四栅极偏置电路，所述第四栅极偏置电路另一端与第一栅极偏置电路、第二栅极偏置电路、第三栅极偏置电路和电源VLg端相接，所述Q11晶体管源极与两条相同微带线Ls相接，两条微带线Ls另一端分别接地，所述Q11晶体管漏极与第五阻抗匹配网络相接，Q11晶体管漏极与第五阻抗匹配网络之间连接有第四漏极偏置电路、第五漏极偏置电路，所述第四漏极偏置电路分别与第一漏极偏置电路、第二漏极偏置电路、第三漏极偏置电路相接，所述第五漏极偏置电路另一端与电源VLd端相接，所述第五阻抗匹配网络与外电路相连接。