[发明专利]IIR滤波器及其数据处理方法

说明书

本发明提供一种IIR滤波器及其数据处理方法。该IIR滤波器包括：分时复用的乘法器、分时复用的加法器和移位操作单元，乘法器用于在连续的多个时钟周期分别根据不同的乘法系数对操作数进行乘法操作，操作数为IIR滤波器的输入数据或者IIR滤波器的输出数据；加法器用于在连续的多个时钟周期分别对两个操作数进行加法操作，在每个时钟周期，两个操作数为乘法器在当前时钟周期得到的计算结果以及加法器在设定的其他时钟周期得到的累加结果；移位操作单元用于在连续的多个时钟周期的第一个时钟周期对加法器的累加结果进行移位操作，移位操作结果作为IIR滤波器的输出数据。本发明能够降低IIR滤波器逻辑占用面积和逻辑之间连线面积。

技术领域

本发明涉及滤波器技术领域，尤其涉及一种IIR滤波器及其数据处理方法。

背景技术

耳机等音频设备中的音频处理模块，基本都与滤波器有关，而且为了满足音频的性能指标，例如信噪比和谐波失真，这些音频处理模块往往是多级滤波器级联构成，且音频采样率越低，满足性能指标需要的滤波器级数越多。对于每一级滤波器，常用的是IIR(Infinite Impulse Response，无线脉冲响应)滤波器，又称递归型滤波器，即结构上带有反馈环路的滤波器。

IIR滤波器的传统实现方法是同时进行滤波器的乘法以及加法等操作，虽然节省了算法处理的时间，但是例如处理5路数据，将需要5个乘法、5个加法以及5个roundsat操作，不仅增加了组合逻辑的面积且增加了组合逻辑引起的复杂连线面积。这对于音频设备中需要大量滤波器级联的音频处理模块来说，将引起极大的芯片面积，从而降低耳机等音频设备在市场上的竞争力。

发明内容

为解决上述问题，本发明提供了一种IIR滤波器及其数据处理方法，能够降低IIR滤波器逻辑占用面积和逻辑之间连线面积。

一方面，本发明提供一种IIR滤波器，包括：

分时复用的乘法器，所述乘法器在连续的多个时钟周期具有不同的乘法系数，用于在连续的多个时钟周期的每个时钟周期分别根据不同的乘法系数对操作数进行乘法操作，乘法操作的操作数为IIR滤波器的输入数据或者IIR滤波器的输出数据；

分时复用的加法器，所述加法器用于在所述连续的多个时钟周期的每个时钟周期分别对两个操作数进行加法操作，在每个时钟周期，加法操作的两个操作数为所述乘法器在当前时钟周期得到的计算结果以及所述加法器在设定的其他时钟周期得到的累加结果；

移位操作单元，用于在所述连续的多个时钟周期的第一个时钟周期对所述加法器的累加结果进行移位操作，移位操作结果作为所述IIR滤波器的输出数据。

可选地，还包括：

分时复用的四舍五入及高位扩展运算器，用于在每个时钟周期对所述乘法器在当前时钟周期得到的计算结果进行四舍五入计算，以及进行高位扩展计算。

可选地，还包括：

分时复用的第一饱和截位器，用于对所述加法器得到的累加结果进行饱和截位操作；

分时复用的高位扩展运算器，用于对所述第一饱和截位器得到的饱和截位操作结果进行高位扩展。

可选地，还包括：第二饱和截位器，用于对所述移位操作单元得到的移位操作结果进行饱和截位操作，饱和截位操作结果作为所述IIR滤波器的输出数据。

可选地，所述连续的多个时钟周期包括连续的第一时钟周期、第二时钟周期、第三时钟周期、第四时钟周期和第五时钟周期，

所述乘法器，用于在第一时钟周期根据第一乘法系数对IIR滤波器的输入数据进行乘法操作，得到第一待累加数；

还用于在第二时钟周期根据第二乘法系数对IIR滤波器的输入数据进行乘法操作，得到第二待累加数；