[发明专利]基于HP接口的多通道数据采集存储回放卡、系统及方法

说明书

本发明提出一种基于HP接口的多通道数据采集存储回放卡、系统及方法，系统包括采集设备、采集存储回放卡和用户端，采集存储回放卡包括FPGA单元、存储单元，FPGA单元包括可编程逻辑组件和处理器系统，可编程逻辑组件、处理器系统和存储单元依次连接，可编程逻辑组件和外部的采集设备连接，可编程逻辑组件和处理器系统之间设有用于传输数据的HP总线，每一对可编程逻辑组件的HP接口和处理器系统的HP接口互相连接形成HP总线中用于传输被采集数据的第一通道或用于传输被回放数据的第二通道。本发明具有较高集成度，配置有多个独立的通道可以同时进行数据采集和回放并能够进行高速数据读写，并能通过多种方式回放所存储的采集数据。

技术领域

本发明涉及数据采集回放领域，尤其涉及一种基于HP接口的多通道数据采集存储回放卡、系统及方法。

背景技术

随着数字信息的不断发展，雷达、气象以及通信等方面需要对海量的数据进行采集和分析，由于数据量大、类型多，同时为了做更多的对比以及状态的留存，往往需要将数据存储后做事后分析。有些场景中，系统功能比较复杂，设备种类繁多，需要配备体积小，功耗低的存储回放卡，现有附带主板的存储方案由于体积大，功耗高，已经不能满足要求。

如图1所示，现有的方案包含采集板卡、主板和磁盘三部分，采集板卡负责数据的采集，与外部设备通过SRIO总线传输数据，采集的数据先经过DDR3缓存，再通过PCIE总线和主板进行数据交互，最后由主板将数据存入磁盘中。在SRIO总线下采集卡单个通道的采集速率最高2640MB/s，一路PCIE总线传输数据总速率最高8GB/s，磁盘大小可以根据需求改变。现有的方案回放有两种方式，一种是在带有操作系统的主板上直接读取磁盘数据，另一种是上位机下发回放指令，磁盘中的数据通过PCIE总线传输至采集卡，然后通过采集卡上的SRIO总线回放数据。

这种方案有三个特点：其一，一块采集卡中带有多个采集通道时，在PCIE传送过程中需要将多个通道的数据合并后打包上传，至多只能实现四个通道的独立采集存储，且采集总速率为8GB/s，回放该数据时需要由主板上的FPGA对数据进行解析，然后分通道回放，使得采集和回放不能同时进行；其二，为实现采集和回放同时进行，一个主板上可挂载多个采集板卡，相当于主板上挂载多路PCIE总线，每路总线相互独立，每块采集卡的数据可以独立存放，但这种情况对主板的性能要求较高；其三，由于需要多块板卡协同实现该存储回放功能，因此系统体积庞大，功耗较高且成本也较高。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种基于HP接口的多通道数据采集存储回放卡、系统及方法，具有较高集成度，能够在独立的不同通道下同时进行数据采集和回放，还能够对同一通道的数据同时进行采集和回放，并能够保持高速数据读写，还能通过多种方式访问存储的采集数据。

为解决上述技术问题，本发明提出的技术方案为：

一种基于HP接口的多通道数据采集存储回放卡，包括FPGA单元、存储单元，所述FPGA单元包括可编程逻辑组件和处理器系统，所述可编程逻辑组件通过处理器系统和存储单元连接，所述可编程逻辑组件和外部的采集设备连接，所述可编程逻辑组件和处理器系统之间设有用于传输数据的HP总线，所述可编程逻辑组件的第一HP接口和处理器系统的第二HP接口一一对应，部分第一HP接口和对应的第二HP接口连接形成HP总线中用于传输被采集数据的第一通道，部分第一HP接口和对应的第二HP接口连接形成用于传输被回放数据的第二通道。

进一步的，还包括网络连接单元，所述网络连接单元、处理器系统和存储单元依次连接形成用于回放存储单元中的数据的第三通道。

进一步的，还包括第一缓存单元和第二缓存单元，所述可编程逻辑组件和第一缓存单元连接，使得待发送至处理器系统或者外部的采集设备的数据被缓存，所述处理器系统和第二缓存单元连接，使得待发送至可编程逻辑组件或者存储单元的数据被缓存。