[发明专利]基于HP接口的多通道数据采集存储回放卡、系统及方法

权利要求书

1.一种基于HP接口的多通道数据采集存储回放卡，其特征在于，包括FPGA单元(1)、存储单元(2)，所述FPGA单元(1)包括可编程逻辑组件和处理器系统，所述可编程逻辑组件通过处理器系统和存储单元(2)连接，所述可编程逻辑组件还和外部的采集设备连接，所述可编程逻辑组件和处理器系统之间设有用于传输数据的HP总线，所述可编程逻辑组件的第一HP接口和处理器系统的第二HP接口一一对应，部分第一HP接口和对应的第二HP接口连接形成HP总线中用于传输被采集数据的第一通道，部分第一HP接口和对应的第二HP接口连接形成用于传输被回放数据的第二通道。

2.根据权利要求1所述的基于HP接口的多通道数据采集存储回放卡，其特征在于，还包括网络连接单元(3)，所述网络连接单元(3)、处理器系统和存储单元(2)依次连接形成用于回放存储单元(2)中的数据的第三通道。

3.根据权利要求1所述的基于HP接口的多通道数据采集存储回放卡，其特征在于，还包括第一缓存单元(4)和第二缓存单元(5)，所述可编程逻辑组件和第一缓存单元(4)连接，使得待发送至处理器系统或者外部的采集设备的数据被缓存，所述处理器系统和第二缓存单元(5)连接，使得待发送至可编程逻辑组件或者存储单元(2)的数据被缓存。

4.根据权利要求3所述的基于HP接口的多通道数据采集存储回放卡，其特征在于，所述第一缓存单元(4)、第二缓存单元(5)分别为DDR4内存，所述处理器系统包括第三缓存单元(6)和第四缓存单元(7)，所述处理器系统对应的DDR4内存、第三缓存单元(6)、第四缓存单元(7)和存储单元(2)依次连接，使得处理器系统对应的DDR4内存和存储单元(2)的读写速度匹配。

5.一种基于HP接口的多通道数据采集存储回放系统，其特征在于，包括采集设备(101)、采集存储回放卡、用户端(102)、回放设备(103)和用于下发采集和回放指令的上位机(104)，所述采集存储回放卡为权利要求1～4任一所述的基于HP接口的多通道数据采集存储回放卡，所述采集设备(101)、回放设备(103)和上位机(104)分别和采集存储回放卡连接，所述用户端(102)和采集存储回放卡的网络连接单元(3)连接，每个第一通道分别对应至少一个采集设备(101)，所述采集设备(101)通过可编程逻辑组件与对应的第一通道连接，每个第二通道分别对应至少一个回放设备(103)，所述回放设备(103)通过可编程逻辑组件与对应的第二通道连接。

6.一种基于HP接口的多通道数据采集存储回放方法，应用于权利要求5所述的基于HP接口的多通道数据采集存储回放系统，其特征在于，具体包括以下步骤：

S1)划分第一缓存单元(4)得到第一缓存空间，划分第二缓存单元(5)得到第二缓存空间，所述第一缓存空间、第二缓存空间与HP总线中的通道一一对应；

S2)FPGA单元(1)的处理器系统通过可编程逻辑组件接收上位机(104)的指令，若为采集指令则跳转步骤S3)，若为回放指令则跳转步骤S4)；

S3)选择HP总线中采集设备(101)对应的第一通道，可编程逻辑组件从采集设备(101)获取数据，将数据缓存在对应的第一缓存空间，然后将缓存的数据通过对应的第一通道发送给处理器系统，处理器系统将接受的数据缓存在第二缓存单元(5)中对应的第二缓存空间，然后在存储单元(2)中配置对应的文件夹并将缓存的数据存储在对应的文件夹中，返回步骤S2)；

S4)若回放指令指定通过回放设备(103)回放，处理器系统从存储单元2中获取回放指令指定的文件夹中的数据，选择HP总线中回放设备(103)对应的第二通道，并将数据缓存在对应的第二缓存空间，然后将缓存的数据通过对应的第二通道发送给可编程逻辑组件，可编程逻辑组件将接受的数据缓存在第二通道对应的第一缓存空间，然后将缓存的数据发送给回放设备(103)，返回步骤S2)；若回放指令指定通过用户端(102)回放，处理器系统从存储单元(2)中获取回放指令指定的文件夹中的数据并将获取的数据通过网络连接单元(3)发送给用户端(102)，返回步骤S2)。