[发明专利]一种用于功率半导体器件动态特性测试的控制逻辑的实现方法

说明书

本发明提出了一种用于功率半导体器件动态特性测试的控制逻辑的实现方法。该控制逻辑用于控制功率半导体器件电冲击后的动态特性测试，当负载1短路且开关1工作在线性区、负载2为钳位感性负载时，测试系统可用于短路冲击后的开关特性测试；当负载1为非钳位感性负载、负载2短路且开关2工作在饱和区时，测试系统可用于雪崩冲击耦合多开关冲击后的动态电阻测试等。控制信号将提供三路输出，分别用于驱动开关1、开关2和待测器件。其中待测器件上施加的是双脉冲。控制逻辑将通过对FPGA进行编程实现。

技术领域：

本发明涉及一种功率半导体器件动态特性测试控制逻辑和实现方法，具体为一种基于外设的三路脉冲输出时序设计及实现方案。

背景技术：

功率半导体器件做为电能转换与处理的核心，其坚固性和可靠性考核、参数退化测试，是评估电路系统可靠性及效率的重要依据。同时，电子设备高效、节能、小型化的发展趋势，对功率器件功率密度和开关速度的要求也越来越高，宽禁带半导体器件逐步替代硅基器件进入市场应用。但受材料、结构和工艺水平影响，宽禁带半导体器件参数退化机理亦表现出与硅基器件大不相同，短路冲击、雪崩冲击后，介质层、介质与半导体界面附近缺陷能级、陷阱能级对载流子的捕获与去捕获，亦表现出与硅基器件不同的规律性。如何在各种冲击后尽快启动开关参数测试和动态电阻测试，对有效评估缺陷能级和陷阱能级的影响至关重要。但目前功率器件驱动信号的设计，主要针是面向电能转换的脉冲宽度调节控制，基于动态过程可靠性考核的控制信号及实现相关的研究少见报道。为此，本发明针对短路冲击、雪崩冲击后，在微秒级时间间隔内的开关特性和动态电阻测试需求，设计了控制逻辑，并基于外设给出了具体实现方法。

发明内容

该发明拟解决在测试时如何设定器件的短路冲击时间、冲击后恢复的时间以及短路冲击次数以及如何实现上述设定。

本发明测试时使用外设作为电路状态翻转的控制逻辑，具体为测试电路采用FPGA进行控制，利用程序语言设定短路冲击时间、冲击后恢复的时间以及短路冲击次数后通过I/O接口将控制信号传送给信号处理模块，进而传递给开关。

一种用于功率半导体器件动态特性测试的控制逻辑的实现方法，其特征在于，控制逻辑可提供三路脉冲方波输出；第三路为双脉冲方波，脉冲周期为1ms，第一脉宽Ton3-1从1-999微秒连续可调，第二脉宽Ton3-2从0-999微秒连续可调，两脉冲时间间隔Toff3-2从10-999微秒连续可调；当第二脉宽为0时，第三路实际输出为单脉冲方波；当第一路脉冲输出为高电平，第二路脉冲输出为低电平，第三路为单脉冲方波连续输出时，系统对待测器件进行电冲击；第三路脉冲周期和电冲击次数相乘，决定了第一路脉冲通态时间；电冲击次数N从1到99999次；从第一路脉冲下降到第二路脉冲上升这段时间Td为待测器件自然退火时间，从10微秒到999秒可调，通过外设输入；之后第一路脉冲为低电位，第二路脉冲为高电位，此时是待测器件开关特性或动态电阻测试时间；第二路脉宽的通态时间设为1小时；上述逻辑利用外设及其接口，通过编程实现；逻辑功能实现需要7个寄存器，分别用于存储Ton3-1、Toff3-1、Ton3-2、Toff3-2、Toff3-3、N和Td；8个比较器，分别用于向I/O传递信号以发送高电平还是低电平；三个计时器，分别用于功率器件的脉冲时间、脉冲次数和退火时间的计数。

2.根据权利要求1所述的方法，其特征在于：当负载1短路且开关1工作在线性区、负载2为钳位感性负载时，测试系统可用于短路冲击后的开关特性测试；当负载1为非钳位感性负载、负载2短路且开关2工作在饱和区时，测试系统可用于雪崩冲击耦合多开关冲击后的动态电阻测试。