[发明专利]一种芯片扫描链测试方法和系统

说明书

本发明属于芯片扫描链测试领域，本发明提供了一种芯片扫描链测试方法和系统，其方法包括：基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板；通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望输出数据，分析得出芯片扫描链测试结果；通过终端显示扫描链测试结果。通过本发明能够高效率、低成本的实现芯片扫描链的测试。

技术领域

本发明涉及芯片扫描链测试领域，特别是涉及一种芯片扫描链测试方法和系统。

背景技术

扫描链测试是数字集成电路测试的重要方法之一，通过设置和观测芯片中所有的寄存器，来验证芯片电路的正确性。扫描链，也称Scan Chain，每条Chain由scan in(输入管脚)、Chain上的寄存器、scan out(输出管脚)组成。对于一个SCAN测试，通过ATPG(Automatic test pattern generation)生成测试测试激励，然后输入到芯片的scan in，再通过scan out读取输出，与期望的输出对比，来验证测试结果。

测试向量(Pattern)是按一定格式,如：STIL(Standard Test InterfaceLanguage，标准测试接口语言)等，描述测试激励、时序与期望输出的文件。

现有的芯片扫描链测试系统将测试向量转换为电脑上的测试程序，控制ATE测试机将测试激励通过Load Board(测试电路板)输入到芯片的scan in，再读取芯片的scanout状态，得到描链测试结果。

行业中现有的Pattern向测试程序的转换主要是通过Synopsys(新思科技)公司的软件完成，不仅使用价格不菲，测试系统也存在一些缺陷：

1、测试向量转换后的程序只能作用于特定的ATE(Automatic Test Equipment,自动化测试设备)上，不具跨平台性。而整套测试系统成本非常昂贵，ATE测试机的成本大约在三百万人民币以上，配套的测试程序运行电脑，成本需要数十万元，一般的芯片设计公司难以购买该系统，只能通过爱德万、泰瑞达等公司进行测试。由于扫描链测试比较复杂，出现问题时定位耗时较长，如果长期借助爱德万等公司的设备进行测试，会使得测试向量的调试周期非常漫长，增加了芯片测试的迭代周期，影响芯片的量产。

2、扫描链测试的测试向量具有数据量大，数据差异性强特点。现有工具的对扫描链测试的测试向量转换时间比较长，效率低，对于1G大小的Pattern文件，转换程序通常需要数十小时的时间。这严重影响了测试的效率。

3、对于一些非量产、MPW(Multi Project Wafer,多项目晶圆)阶段的芯片，由于不进行量产，出于成本考虑，不会专门制作Load Board进行测试，扫描链测试的设计无法得到验证。

发明内容

本发明的目的是提供一种芯片扫描链测试方法和系统，能够高效率、低成本的实现芯片扫描链的测试。

本发明提供的技术方案如下：

一种芯片扫描链测试方法，包括：

基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板；

通过所述测试板基于所述测试镜像文件控制芯片PCB板，以使所述芯片PCB板进行芯片扫描链测试，并获取芯片扫描链测试数据，以及对比期望数据，分析得出芯片扫描链测试结果，通过终端读取并显示所述芯片扫描链测试结果。

进一步优选的，在所述基于STIL语言将测试向量转换为测试镜像文件，并烧录至测试板之前，还包括：

解析STIL文件，获取测试激励数据，所述测试激励数据包括时钟数据、扫描链数据、测试流程数据、输入数据和期望输出数据。