[发明专利]一种实现素数域大整数模乘计算加速的方法

说明书

本发明公开一种实现素数域大整数模乘计算加速的方法，将素数域长度为k比特的被乘数和乘数分为N段，前(N‑1)段每段长为w比特，第N段长为r比特，w≥r；将被乘数和乘数的每一段转化为双精度浮点数，采用积和熔加运算对转化后的被乘数和乘数的每一段进行乘加运算，初始化2N个定点数，将乘加结果的二进制数值累加到经过初始化后的定点数中，对定点数进行位数约减，获得最后的模乘结果。本发明充分利用双精度浮点数的格式特点，提升了素数域模乘的计算效率。

技术领域

本发明属于计算技术领域，涉及一种实现素数域大整数模乘计算加速的方法。

背景技术

随着科技的不断进步，计算机技术的飞速发展，用户对隐私保护有了更高的要求，密码学也随之被大量应用到网络通信技术中。例如，电子商务、软件分发等面向海量用户的互联网衍生产业通过密钥协商和数字签名实现在互联网上的隐私保护和安全通信。大整数模乘是许多非对称密码算法的核心计算负载。世界主流的非对称密码算法ECC(EllipticCurve Cryptography)的主要计算负载是素数域的大整数模乘。因此，素数域大整数模乘的运算速度直接影响到密钥协商及数字签名实现的速率，针对素数域中的大整数模乘高性能实现的研究十分重要。

GPUs(Graphics processing units)在计算机图形和图像处理方面非常高效，因而更加擅长浮点数的运算。GPUs的浮点数的计算能力在过去十年间增长超过十倍。此外，NVIDIA公司推出的CUDA并行计算框架使得原本只适用于图形处理计算的GPUs计算资源也可以用于加速科学计算。很多研究人员利用GPUs的计算资源加速主流的密码原语。例如，Pan等人利用GPUs的定点数计算能力加速ECDSA，Niall等人利用GPUs的双精度浮点数计算能力加速RSA，吞吐量都达到了新的峰值。为了适应GPUs浮点数计算能力发展快速这一特点，本发明结合基于双精度浮点数的积和熔加指令和整数域算数指令，加速素数域的大整数模乘运算。

当前计算机基本数据类型有对应的固定字长，大整数在计算机中无法通过基本数据类型直接表示，研究人员一般拆分大整数，用多个基本数据类型表示一个大整数，采用多精度计算方式计算大整数模乘。

本发明使用的双精度浮点数格式符合IEEE 754所规定的浮点数标准。IEEE754标准中一个浮点数由符号位，阶码和尾码组成，其中尾码包含1位隐含位和若干位分数部分。一个双精度浮点数包含1位符号位，12位阶码，1位隐含位和52位分数部分，隐含位即在计算机中不显示表示。

发明内容

本发明提供一种实现素数域大整数模乘计算加速的方法，能够充分利用计算资源的双精度浮点计算能力，提升大整数模乘的计算速度。

一种实现素数域大整数模乘计算加速的方法，其步骤为：

1)将定义在素数域F_p上长度为k比特的大整数A和B分为N段，前(N-1)段每段为w比特，第N段为r比特，w≥r；其中，p为2^k-σ，σ为小于2^w的素数；

2)将被乘数A、乘数B的每段分别转化为双精度浮点数；采用积和熔加运算对被转化后的被乘数A、乘数B进行乘加操作，并将运算结果转化为一定点数R；

3)将该定点数R分为2N段，在R数值不变的情况下，将R的前(2N-1)段的段长设置为w比特；利用乘法操作和加法操作将R约减为N段定点数利用乘法操作，加法操作和移位操作将超过k比特的部分消减，使得为k比特的定点数；

4)判断是否为所选素数域上的整数，如果是所选素数域上的整数，则即为大整数A和大整数B的模乘结果；如果不是所选素数域上的整数，则将减去p作为大整数A和大整数B的模乘结果。

其中，“大整数”是指无法仅用一个双精度浮点数表示的整数。