[发明专利]存储访问电路、集成芯片、电子设备及存储访问方法

说明书

本申请涉及电子电路技术领域，公开了存储访问电路、集成芯片、电子设备及存储访问方法。该存储访问电路包括网络单元、多路复用器和存储控制模块。其中，每一路由节点连接至少一个多路复用器，每一多路复用器连接至少两个存储控制模块，以对至少两个存储控制模块进行多路复用，进而对存储控制模块连接的存储单元进行存储访问。通过上述方式，能够实现对大容量存储单元的高带宽存储访问。

技术领域

本申请涉及电子电路技术领域，特别是涉及存储访问电路、集成芯片、电子设备及存储访问方法。

背景技术

随着应用计算规模的快速增长，存储访问的带宽和能耗开销成为限制规模性计算电路发展的重要因素。

发明内容

本申请主要解决的技术问题是提供存储访问电路、集成芯片、电子设备及存储访问方法，能够实现对大容量存储单元的高带宽存储访问。

为了解决上述问题，本申请采用的一种技术方案是提供一种存储访问电路，该存储访问电路包括：网络单元，网络单元包括至少一个路由节点；多路复用器；存储控制模块，用于连接存储单元；其中，每一路由节点连接至少一个多路复用器，每一多路复用器连接至少两个存储控制模块，以对至少两个存储控制模块进行多路复用，进而对存储控制模块连接的存储单元进行存储访问。

其中，每个路由节点连接至多4个其他路由节点。

其中，至少两个路由节点按照M行*N列的形式阵列分布，每一路由节点与行方向或列方向相邻的其他路由节点连接，其中，M和N为正整数。

其中，M为3，N为3；每一路由节点连接2个多路复用器，每一多路复用器连接8个存储控制模块。

其中，M为4，N为4；每一路由节点连接4个多路复用器，每一多路复用器连接16个存储控制模块。

其中，存储控制模块包括：第一接口单元，连接多路复用器；读控制单元，连接第一接口单元，用于控制读取存储单元中的数据；写控制单元，连接第一接口单元，用于控制写入数据至存储单元；第二接口单元，连接读控制单元、写控制单元和存储单元。

其中，存储控制模块还包括刷新单元，连接第二接口单元，刷新单元用于对存储单元进行刷新。

其中，存储控制模块的数据位宽为128bit，频率为400MHz。

其中，该存储访问电路还包括：运算引擎，每一路由节点连接至少一个运算引擎。

为了解决上述问题，本申请采用的另一种技术方案是提供一种集成芯片，该集成芯片包括：逻辑模块，逻辑模块上集成有如上述技术方案提供的存储访问电路；存储阵列模块，逻辑模块与存储阵列模块连接。

其中，存储阵列模块为动态随机存储阵列模块。

为了解决上述问题，本申请采用的另一种技术方案是提供一种电子设备，该电子设备包括集成芯片，所述集成芯片包括：逻辑模块，所述逻辑模块上集成有如上述技术方案提供的存储访问电路；存储阵列模块，所述逻辑模块与所述存储阵列模块连接。

为了解决上述问题，本申请采用的另一种技术方案是提供一种存储访问方法，该方法包括：路由节点接收数据访问指令，并根据数据访问指令确定对应的至少一个多路复用器；多路复用器根据数据访问指令确定对应的至少一个存储控制模块；存储控制模块根据数据访问指令从对应连接的存储单元中获取数据并发送至多路复用器；多路复用器将数据发送至路由节点。

其中，该方法还包括：路由节点接收数据写入指令，并根据数据写入指令确定对应的至少一个多路复用器；多路复用器根据数据写入指令确定对应的至少一个存储控制模块；存储控制模块根据数据写入指令获取待写入数据，并将待写入数据写入与存储控制模块连接的存储单元中。