[发明专利]一种优化连接器串扰的PCB板、实现方法在审

申请号：	202110743157.3	申请日：	2021-06-30
公开（公告）号：	CN113630955A	公开（公告）日：	2021-11-09
发明（设计）人：	李永翠	申请（专利权）人：	苏州浪潮智能科技有限公司
主分类号：	H05K1/02	分类号：	H05K1/02;H05K1/11
代理公司：	济南舜源专利事务所有限公司 37205	代理人：	李舜江
地址：	215100 江苏省苏州***	国省代码：	江苏;32
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	一种优化连接器 pcb 实现方法
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【说明书】：

本发明提供一种优化连接器串扰的PCB板、实现方法，所述的PCB板包括多层的板卡本体，板卡本体上设置有若干排高密口焊垫，相邻的两排高密口焊垫之间设置有一排地孔；板卡本体的最上层的出线连接到距离板卡本体出线侧最近的一排高密口焊垫的PIN；依次往下，板卡本体的下层出线，连接到远离板卡本体出线侧的一排高密口的焊垫的PIN；将若干排高密焊垫平分成两个区域，且同一个区域的多排高密焊垫的PIN定义成同一个信号。避免了高速差分信号的PIN脚及焊垫之间的串扰，确保了链路的信号完整性；同时合理利用板卡上的走线空间，避免过设计带来的成本浪费；该方法简洁高效易实现，同时增加了系统设计可靠性。

技术领域

本发明涉及PCB抗干扰设计技术领域，具体设计一种优化连接器串扰的PCB板、实现方法。

背景技术

在服务器设计中，尤其PCIE5.0高速信号互联拓扑链路中，随着信号速率的增大，板卡密集度增加，叠层板厚越来越大，在高速互联架构中，针对连接器的选择，高密连接器因为体积小、密度高、易插拔被广泛的应用在系统互联架构中。

因为高密口密度高，导致实际应用中，各个高速差分port端口的pin脚及焊垫footprint距离非常近，这就带来信号之间串扰的增加，因此设计中通常会忽略高速线连接器差分孔间的串扰，尤其是在叠层很厚的情况下，过孔间串扰更是不能忽略，而在设计中，信号过孔间距太小，串扰会过大；有的设计师则定制高速差分port端口的pin脚及footprint距离比较远的高密口来设计PCB板，来避免串扰，这样则带来高密连接器及板内空间利用过大，造成成本浪费。

发明内容

针对定制高速差分port端口的pin脚及footprint距离比较远的高密口来避免串扰，这样则带来高密连接器及板内空间利用过大，造成成本浪费的问题，本发明一种优化连接器串扰的PCB板、实现方法。

本发明的技术方案是：

第一方面，本发明技术方案提供一种优化连接器串扰的PCB板，包括多层的板卡本体，板卡本体上设置有若干排高密口焊垫，相邻的两排高密口焊垫之间设置有地孔；

板卡本体的最上层的出线连接到距离板卡本体出线侧最近的一排高密口焊垫的PIN；

沿板卡本体的板层依次往下，板卡本体的下层出线，连接到远离板卡本体出线侧的一排高密口的焊垫的PIN；

将若干排高密焊垫平分成两个区域，且同一个区域的多排高密焊垫的PIN定义成同一个信号。

优选地，板卡本体上距离出线侧距离最近的一排高密口焊垫为第一排高密口焊垫，依次类推，板卡本体上距离出线侧距离最远的一排高密口焊垫为第N排高密口焊垫；

板卡本体向出线侧出线的层从上到下依次为第一层到第N层；

板卡本体的第一层的出线连接到第一排高密口焊垫的PIN；

依次往下，板卡本体的第N层的出线连接到第N排高密口焊垫的PIN。

优选地，地孔设置在每排高密焊垫的同一侧，且每排地孔距离该排高密焊垫PIN的距离为设定阈值。