[发明专利]集成电感和电子设备

说明书

本申请提供一种集成电感和电子设备。该集成电感包括：第一磁芯和多个绕组。第一磁芯呈闭环状，第一磁芯具有相对的两个磁体。每个绕组缠绕在任意一个磁体上，总匝数相同的至少两个支路中的绕组和第一磁芯共同形成一个共模电感，每个支路包括至少一个绕组，任意两个支路中不存在相同的绕组。从而，减小了共模电感的尺寸，解决了由于共模电感的尺寸过大而无法兼容大通流的耐流走线问题以及导致功率密度较低的问题。

技术领域

本申请涉及电子技术领域，尤其涉及一种集成电感和电子设备。

背景技术

共模电感是逆变器或者开关电源等电子设备抑制电磁干扰的关键器件之一。随着功率等级的提升，为满足电磁兼容性(Electro Magnetic Compatibility，EMC)的滤波特性要求，以及充分考虑磁芯不饱和的限制条件，所设计的共模电感的尺寸会相应增大较多，进而占用较大的空间结构。

以图1所示的三相共模电感为例，如图1所示，共模电感通常为圆环结构，共模电感由内部的环形磁芯和三个匝数相同的绕组a1、a2、a3构成，其中，绕组a1的连接端口1、绕组a2的连接端口3和绕组a3的连接端口6分别接入三相电流，绕组a1的连接端口2、绕组a2的连接端口4和绕组a3的连接端口5分别接出三相电流，进而共模电感的进线区域为Aa，共模电感的出线区域为Bb。由于共模电感中绕组的连接端口位于圆环结构的内部，因此，相较于共模电感的进线区域Aa，共模电感的出线区域Bb的布线难度大，也很难兼顾大通流的耐流走线问题。

目前，为了保证布线通流能力，共模电感需要更大的圆环结构。然而，随着共模电感尺寸的增大，不仅会降低共模电感的内部空间利用率，影响电子设备的整体布局，还会降低共模电感的功率密度，影响电子设备的性能指标，从而增加电子设备的成本。

发明内容

本申请提供一种集成电感和电子设备，以解决由于共模电感的尺寸过大而无法兼容大通流的耐流走线问题以及导致功率密度较低的问题，减小了共模电感的尺寸，提升了共模电感的共模感量和功率密度，降低了成本。

第一方面，本申请提供一种集成电感，包括：第一磁芯和多个绕组。第一磁芯呈闭环状，第一磁芯具有相对的两个磁体。多个绕组中的每个绕组缠绕在任意一个磁体上。集成电感包括多个支路，每个支路包括多个绕组中的至少一个，任意两个支路中不存在相同的绕组。总匝数相同的至少两个支路中的绕组和第一磁芯共同形成一个共模电感。

通过第一方面提供的集成电感，将第一磁芯设置为呈闭环状，且第一磁芯具有相对的两个磁体，使得第一磁芯不会呈圆环状。多个绕组缠绕在任意一个磁体上或者缠绕在每个磁体上，从而，多个绕组和第一磁芯可以共同形成一个或者多个共模电感。其中，任意一个共模电感中包括两个或者两个以上支路，且同时形成的任意两个共模电感中不存在相同的支路。每个支路的总匝数相同，每个支路中包括一个绕组或者多个连接的绕组，且任意两个支路中不存在相同的绕组。本申请中，通过减小磁芯的体积，使得共模电感的尺寸变小，解决了由于共模电感的尺寸过大而无法兼容大通流的耐流走线问题以及导致功率密度较低的问题，不仅提高了共模电感的内部空间利用率，有利于包括共模电感的电子设备的整体布局，还可以满足大通流应用场合，提升了共模电感的共模感量，提高了共模电感的功率密度，有效改善了电子设备的性能指标，同时，各种类型或者多个共模电感可供多系统共用，从而降低了电子设备的成本，有益于量产。

其中，第一磁芯呈闭环状，第一磁芯具有相对的两个磁体，使得两个磁体可以相对设置，其中，两个磁体可以平行，也可以既不平行又不相交，本申请对此不做限定。进而，第一磁芯将不会呈圆环状(如正圆环状或者椭圆环状)，使得第一磁芯的体积相较于圆环状结构的磁芯而言变小，从而减小了集成电感的体积。

在一种可能的设计中，第一磁芯的形状为长条孔形或者方框形。

其中，第一磁芯可以采用铁氧体或纳米晶等材料，利于提高电感量以及第一磁芯1不会饱和。第一磁芯可以为一体成型，也可以采用拼接的工艺制作而成，本申请对此不做限定。