[发明专利]隔离电路系统及其方法有效
申请号: | 202110738681.1 | 申请日: | 2021-06-30 |
公开(公告)号: | CN113395064B | 公开(公告)日: | 2023-07-21 |
发明(设计)人: | 董志伟;张小龙 | 申请(专利权)人: | 荣湃半导体(上海)有限公司 |
主分类号: | H03K19/0175 | 分类号: | H03K19/0175 |
代理公司: | 上海硕力知识产权代理事务所(普通合伙) 31251 | 代理人: | 杨用玲 |
地址: | 200120 上海市浦东新区中*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 隔离 电路 系统 及其 方法 | ||
1.一种数字隔离器装置,包括:
第一输入缓冲器,所述第一输入缓冲器被配置为接收来自发送器的第一差分信号并且提供第二差分信号,所述第一差分输入信号由第一量级表征,所述第二差分信号由第二量级表征,所述第一量级大于所述第二量级,所述发送器耦合到第一接地端子,所述第一输入缓冲器耦合到第二接地端子;
第二输入缓冲器,所述第二输入缓冲器被配置为接收来自从所述发送器的第三差分信号并且提供第四差分信号,所述第二输入缓冲器耦合到所述第二接地端子;
共模电路,所述共模电路耦合到所述第二差分信号和所述第四差分信号,所述共模电路耦合到偏置电压并且包括电阻器对,所述共模电路被配置为减小共模瞬变电压,所述共模瞬变电压与所述第一接地端子和所述第二接地端子之间的电压差相关联;以及
锁存器电路,所述锁存器电路被配置为将所述第二差分信号和所述第四差分信号存储一定时间间隔。
2.根据权利要求1所述的数字隔离器装置,其中所述发送器被配置在第一管芯上,并且所述共模电路被配置在第二管芯上。
3.根据权利要求1所述的数字隔离器装置,还包括耦合到所述锁存器电路的放大器。
4.根据权利要求1所述的数字隔离器装置,其中所述共模电路还包括交叉电路。
5.根据权利要求4所述的数字隔离器装置,其中所述交叉电路包括第一开关和第二开关,所述第一开关耦合到所述第二差分信号,所述第二开关耦合到所述第四差分信号。
6.根据权利要求5所述的数字隔离器装置,其中:
所述第一开关包括第一漏极、第一源极和第一栅极,所述第一源极耦合到所述偏置电压,所述第一栅极耦合到所述第二差分信号,所述第一漏极耦合到所述第四差分信号;并且
所述第二开关包括第二漏极、第二源极和第二栅极,所述第二源极耦合到所述偏置电压,所述第二栅极耦合到所述第四差分信号,所述第二漏极耦合到所述第三差分信号。
7.根据权利要求5所述的数字隔离器装置,其中所述交叉电路耦合到电源电压。
8.根据权利要求5所述的数字隔离器装置,其中所述交叉电路耦合到所述第二接地端子。
9.根据权利要求1所述的数字隔离器装置,其中所述共模电路还包括第一交叉电路和第二交叉电路,所述第一交叉电路耦合到电源电压,所述第二交叉电路耦合到所述第二接地端子。
10.根据权利要求9所述的数字隔离器装置,其中所述第一交叉电路包括并联配置的第一对开关和并联配置的第二对开关。
11.根据权利要求1所述的数字隔离器装置,其中所述共模电路包括配置于交叉电路中的PMOS晶体管。
12.根据权利要求1所述的数字隔离器装置,其中所述共模电路包括配置于交叉电路中的BJT晶体管。
13.根据权利要求1所述的数字隔离器装置,其中:
所述第一输入缓冲器包括第一电容器和第二电容器,所述第一电容器直接耦合到所述第一差分信号,所述第二电容器直接耦合到所述第二接地端子;并且
第二输入缓冲器包括第三电容器和第四电容器,所述第三电容器直接耦合到所述第三差分信号,所述第四电容器直接耦合到所述第二接地端子。
14.根据权利要求1所述的数字隔离器装置,还包括被配置为生成所述第三差分信号的反相器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于荣湃半导体(上海)有限公司,未经荣湃半导体(上海)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110738681.1/1.html,转载请声明来源钻瓜专利网。