[发明专利]一种交换机及数据访问方法

说明书

本发明实施例提供了一种交换机及数据访问方法，涉及通信技术领域，可以提高CPU访问I2C器件的效率，减少访问I2C器件对CPU的占用。本发明实施例的交换机包括：中央处理器CPU、复杂可编程逻辑器件CPLD芯片和多个集成电路总线I2C器件。CPU通过串行外设接口SPI与CPLD芯片连接；CPLD芯片包括多个I2C模拟接口，每个I2C模拟接口通过两个I/O管脚模拟实现；CPLD芯片包括的每个I2C模拟接口与不同的I2C器件连接。CPU用于通过SPI向CPLD芯片发送访问指令；CPLD芯片用于基于访问指令通过I2C模拟接口对I2C器件进行读写操作。

技术领域

本发明涉及通信技术领域，特别是涉及一种交换机及数据访问方法。

背景技术

交换机单板上的中央处理器(central processing unit，CPU)可以通过集成电路之间(Inter－Integrated Circuit，I2C)总线对单板上包括的带电可擦可编程只读存储器(Electrically Erasable Programmable read only memory，EEPROM)、温感、实时时钟(Real_Time Clock，RTC)、光模块等I2C器件进行访问。I2C是一种低速串行总线，由串行时钟线(Serial Clock line，SCL)和串行数据线(Serial Data，SDA)两根线组成。

如图1所示，交换机单板上的不同类型的I2C器件可以连接到CPU的不同I2C接口，比如图1中的温感芯片、RTC芯片和EEPROM连接到CPU的I2C1接口；电源和风扇连接到CPU的I2C2接口；模拟开关一端连接业务接口模块0～N，另一端连接到CPU的I2C3接口，其余I2C器件连接到CPU的I2C4接口。

交换机单板上的I2C器件较多，CPU需要每隔一段时间通过I2C总线对这些I2C器件进行一轮访问，因I2C总线的速率较低，CPU访问大量的I2C器件将会占用CPU大量的时间，访问效率较低，且CPU在访问I2C器件时无法进行其他业务。

发明内容

本发明实施例的目的在于提供一种交换机及数据访问方法，以提高CPU访问I2C器件的效率，减少访问I2C器件对CPU的占用。具体技术方案如下：

第一方面，本发明实施例提供了一种交换机，包括：中央处理器CPU、复杂可编程逻辑器件CPLD芯片和多个集成电路总线I2C器件；

所述CPU通过串行外设接口SPI与所述CPLD芯片连接；所述CPLD芯片包括多个I2C模拟接口，每个I2C模拟接口通过两个I/O管脚模拟实现；所述CPLD芯片包括的每个I2C模拟接口与不同的I2C器件连接；

所述CPU用于通过所述SPI向所述CPLD芯片发送访问指令；

所述CPLD芯片用于基于所述访问指令通过I2C模拟接口对I2C器件进行读写操作。

可选的，所述CPLD芯片的第一I2C模拟接口连接于多个物理地址不同的I2C器件；和/或，

所述CPLD芯片的第二I2C模拟接口连接于模拟开关，所述模拟开关连接于多个物理地址相同的I2C器件，所述模拟开关用于选择开启或关闭与所述模拟开关连接的各I2C器件的访问通道。

可选的，所述CPU包括I2C接口，所述CPU通过I2C接口与指定I2C器件连接；或者，

所述CPLD芯片的其中一个I2C模拟接口与所述指定I2C器件相连。

可选的，所述指定I2C器件包括电源和风扇。

第二方面，本发明实施例提供了一种数据访问方法，应用于CPU，所述CPU位于第一方面任一项所述的交换机中，所述方法包括：