[发明专利]支持FPGA原型验证的子卡和电子设备

说明书

本申请涉及通信技术领域，特别涉及一种支持FPGA原型验证的子卡和电子设备，可以提高FPGA原型验证平台中FPGA IO接口的利用率。本申请在子卡上设置相应功能的电路模块，该电路模块用于将第一子卡的底面一侧未被占用的FPGA IO接口对应的管脚，连接至第一子卡的顶面一侧，以使任一第二子卡与第一子卡的顶面一侧通过第二连接器连接时，占用未被占用的FPGA IO接口中的至少一个。

技术领域

本申请涉及专用集成电路技术领域，特别涉及一种支持FPGA原型验证的子卡和电子设备。

背景技术

目前，现场可编程门阵列(Field-Programmable Gate Array，FPGA)原型验证平台提供的通用输入输出(Input/Output，IO)接口可以插接各类功能子卡以进行验证。多数情形下，通用的FPGA IO接口连接器对于不同的功能子卡提供的IO接口数量是固定的，而不同功能类型的子卡需要占用的IO接口数量存在差异，当需要占用IO接口数量较少的子卡，插接在通用的FPGA IO接口连接器上时，通用FPGA IO接口连接器上没有被用到的IO接口就被浪费掉。如何提高通用FPGA IO接口的利用率，是一个亟待解决的问题。

发明内容

本申请实施例提供一种支持FPGA原型验证的子卡和电子设备，可以解决通用FPGAIO接口利用率低的问题。

第一方面，本申请实施例提供一种支持FPGA原型验证的子卡，适配于支持FPGA原型验证的FPGA载卡，所述子卡包括第一子卡，所述第一子卡的底面一侧通过第一连接器与所述FPGA载卡连接，以占用所述FPGA载卡提供的FPGA IO接口；所述第一子卡的顶面一侧用于堆叠至少一张子卡；至少于所述第一子卡上布设电路模块，所述电路模块用于将第一子卡的底面一侧未被所述第一子卡占用的FPGA IO接口，连接至所述第一子卡的顶面一侧，以使第二子卡的底面一侧通过第二连接器与所述第一子卡的顶面一侧连接时，所述第二子卡占用所述未被占用的FPGA IO接口中的至少一个。

在一种可能的实施方式中，所述电路模块的底面一侧布设有用于对接FPGA IO接口的多个第一管脚；所述多个第一管脚的编号与所述FPGA载卡提供的FPGA IO接口的管脚编号保持一致；所述电路模块的顶面一侧布设有与所述多个第一管脚分别对应的多个第二管脚，所述多个第二管脚的编号从最低编号值开始顺序编号，所述最低管脚编号值包括0或1。

第二方面，本申请实施例提供一种支持FPGA原型验证的电子设备，包括FPGA载卡、至少一个连接器和至少两张子卡；其中，

第一子卡的底面一侧通过第一连接器与所述FPGA载卡连接，以占用所述FPGA载卡提供的FPGA IO接口；所述第一子卡的顶面一侧用于堆叠至少一张子卡；至少于所述第一子卡上布设电路模块，所述电路模块用于将第一子卡的底面一侧未被所述第一子卡占用的FPGA IO接口，连接至所述第一子卡的顶面一侧，以使第二子卡的底面一侧通过第二连接器与所述第一子卡的顶面一侧连接时，所述第二子卡占用所述未被占用的FPGA IO接口中的至少一个。

在一种可能的实施方式中，堆叠于所述第一子卡顶面一侧的任一子卡上均布设有相应的电路模块，以用于将相应的子卡底面一侧未被占用的FPGA IO接口连接至相应的子卡的顶面一侧。

在一种可能的实施方式中，所述电路模块的底面一侧布设有用于对接所述未被占用的FPGA IO接口的多个第一管脚；所述多个第一管脚的编号与所述FPGA载卡提供的FPGAIO接口的管脚编号保持一致；所述电路模块的顶面一侧布设有对应于所述多个第一管脚的多个第二管脚，以用于对接所述第二连接器；所述多个第二管脚的编号从最低编号值开始顺序编号，所述最低管脚编号值包括0或1。

在一种可能的实施方式中，所述FPGA载卡上的FPGA IO接口周围相邻的管脚均接GND。

在一种可能的实施方式中，所述第一管脚或第二管脚周围相邻的管脚均接GND。