[发明专利]一种应用于仿真的CPU模型

说明书

本发明公开一种应用于仿真的CPU模型，本CPU模型配置多个总线接口，每个总线接口均有自己的ID。所述模型包括指令解析模块、接口仲裁路由模块、总线协议生成模块和数据比较模块；指令解析模块实现对编译后的指令进行解析，达到区分指令功能的目的；接口仲裁路由模块与指令解析模块相连，接收解析后的指令，根据指令内容决定发送的具体端口；总线协议生成模块与接口仲裁路由模块相连，将接收到的指令或数据按照总线协议格式发送到总线接口，达到将数据转换成标准总线协议接口的功能；数据比较模块和指令解析模块、接口仲裁路由模块均相连，用于将执行完指令的结果与接收到的指令进行比较，以确保指令正确执行。

技术领域

本发明涉及一种应用于仿真的CPU模型，用于CPU与总线之间的逻辑功能验证。

背景技术

随着集成电路工艺的进阶和芯片规模的扩大，IP的复用成为SOC设计的重要支撑，而其中片上总线设计是最关键问题。ARM推出的AMBA总线是现在IP开发商和SOC系统集成者最为青睐的工业标准片上结构。AHB总线、APB总线、AXI总线是AMBA总线的重要组成部分。

一般CPU作为系统的重要组成部分，多采用授权的IP，使用的灵活性和便利性均受到限制。在整个ASIC设计过程之中，前期需要配置CPU参数，将CPU集成进系统，进行RTL仿真，后期还需要进行FPGA综合下板子调试。经过一系列的行为才能通过CPU调度整个系统，观察整个系统的行为是否符合预期。但是若只是验证CPU外的逻辑功能，这将带来巨大的时间成本以及人力成本。

并且单个SOC的系统结构也越来越复杂，实现的功能越来越多，一个复杂的系统会包含信号采集、加密、解密、存储、输出等许多模块和步骤。面对如此复杂的系统，如何验证电路的功能是否符合设计的预期显得十分重要。

发明内容

针对现有技术的缺陷，本发明提供一种应用于仿真的CPU模型，通过模仿CPU的行为，在RTL验证早期即可通过该模型来进行操作外围模块，验证设计功能的正确性，减少设计集成度以及验证平台的复杂度。

为了解决所述技术问题，本发明采用的技术方案是：一种应用于仿真的CPU模型，本CPU模型配置多个总线接口，每个总线接口均有自己的ID；所述模型包括指令解析模块、接口仲裁路由模块、总线协议生成模块和数据比较模块；

指令解析模块实现对编译后的指令进行解析，达到区分指令功能的目的；

接口仲裁路由模块与指令解析模块相连，接收解析后的指令，根据指令内容决定发送的具体端口；

总线协议生成模块与接口仲裁路由模块相连，将接收到的指令或数据按照总线协议格式发送到总线接口，达到将数据转换成标准总线协议接口的功能；

数据比较模块和指令解析模块、接口仲裁路由模块均相连，用于将执行完指令的结果与接收到的指令进行比较，以确保指令正确执行。

进一步的，CPU模型挂载的总线接口类型包括AHB总线接口、APB总线接口和AXI总线接口。

进一步的，CPU模型挂载AHB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、BURST、SIZE、ADDR、DATA共7部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，BURST代表该笔传输的burst类型，SIZE表示该笔传输的数据大小，ADDR为接受命令的具体地址，DATA为发送的具体数据。

进一步的，CPU挂载APB总线接口时，指令获取模块获取的指令包括PORTID、CMD、W/R、ADDR、STRB、DATA共6部分，PORTID指明发送的指令或数据到达哪个总线接口，CMD表示发送的是数据还是指令，W/R表明该笔传输是读还是写，ADDR为接受命令的具体地址，STRB为APB 4使用的STRB信号，DATA为发送的具体数据。