[发明专利]电荷泵电路和存储器

说明书

本公开提供了一种电荷泵电路和存储器，涉及存储器技术领域。其中，电荷泵电路包括：多级串联的电荷泵，每级电荷泵包括电压输入端、电压输出端和第一信号输入端和第二信号输入端；时钟驱动电路，包括与多级串联的电荷泵逐一对应连接的多个时钟模块，时钟模块包括第一信号输出端和第二信号输出端，第一信号输出端与第一信号输入端连接，第二信号输出端与第二信号输入端连接，时钟模块向对应的电荷泵输出时钟驱动信号，并被配置为相对相邻的前一个时钟模块延时输出时钟驱动信号，延时的相位差处于指定延时范围区间。通过本公开的技术方案，通过配置前后级电荷泵的时钟驱动信号之间产生时钟延时，在提高电荷泵的输出电压时，能够不产生额外功耗。

技术领域

本公开涉及存储器技术领域，尤其涉及一种电荷泵电路和一种存储器。

背景技术

闪存(Flash)存储器的各种操作(例如，编程操作，擦除操作)需要高于电源电压的操作电压，因此通常采用电荷泵电路实现升压。

相关技术中，如图1所示的多级电荷泵电路，时钟信号Clock经过时钟模块102处理处理后输出两个反相信号Clk和Clkb，并分别输入每级电荷泵中(包括第一级电荷泵104、第二级电荷泵106和第三级电荷泵108)，输入电压Vin输入到第一级电荷泵104中，通过两个反相信号Clk和Clkb控制电荷泵，对boosting电容充放电，进而实现对输出电压Vout的升压。

在图1所示的电荷泵电路中，多级电荷泵电路中的每级使用相同的一对时钟信号Clk和Clkb，奇数级的电荷泵的第一信号输入端接收时钟信号Clk，偶数级的电荷泵的第二信号输入端接收时钟信号Clkb，偶数级的电荷泵的第一信号输入端接收时钟信号Clkb，偶数级的电荷泵的第二信号输入端接收时钟信号Clk。在不改变器件参数的情况下，如果需要进一步提高电荷泵的输出电压只能通过增加时钟信号的频率，而这种方式这会产生额外功耗。

需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

发明内容

本公开的目的在于提供一种电荷泵电路和存储器，至少在一定程度上克服由于相关技术中在提高电荷泵的输出电压时会产生额外功耗的问题。

本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

根据本公开的一个方面，提供一种电荷泵电路，包括：多级串联的电荷泵，每级所述电荷泵包括电压输入端、电压输出端和第一信号输入端和第二信号输入端；时钟驱动电路，包括与所述多级串联的电荷泵逐一对应连接的多个时钟模块，所述时钟模块包括第一信号输出端和第二信号输出端，所述第一信号输出端与所述第一信号输入端连接，所述第二信号输出端与所述第二信号输入端连接，所述时钟模块用于向对应的所述电荷泵输出时钟驱动信号；其中，所述时钟模块被配置为相对相邻的前一个所述时钟模块延时输出所述时钟驱动信号，延时的相位差大于或等于1/5个时钟周期，并小于或等于1/4时钟周期。

在本公开的一个实施例中，多个所述时钟模块包括相连的第一时钟模块和至少一个第二时钟模块，所述第一时钟模块与所述多级串联的电荷泵中的第一级电荷泵连接；所述第二时钟模块包括延时单元，所述延时单元用于将前端输入的所述时钟驱动信号延时输出，以配置所述相位差。

在本公开的一个实施例中，所述至少一个第二时钟模块与所述第一时钟模块串联，并且在所述第二时钟模块具有多个时，多个所述第二时钟模块串联，其中，每个所述第二时钟模块具有相同结构的所述延时单元，以依次配置出所述延时的相位差。

在本公开的一个实施例中，所述至少一个第二时钟模块与所述第一时钟模块并联，并且在所述第二时钟模块具有多个时，多个所述第二时钟并联，其中，每个所述第二时钟模块具有不同结构的所述延时单元，以使所述延时单元的输出相位依次增大所述延时的相位差。