[发明专利]数字电路的连接方法、装置、电子设备和存储介质

权利要求书

1.一种数字电路的连接方法，其中，所述数字电路包括多个器件和多条电路路径，

所述多个器件包括位于路径起点的第一器件和多个第二器件，所述多个第二器件分别位于与所述路径起点对应的多个路径终点，

所述多条电路路径包括基于电路特性确定的在所述路径起点和所述多个路径终点之间的所有路径，

所述方法包括：

确定每个路径终点对应的至少一条关键路径，其中，所述至少一条关键路径为所述每个路径终点对应的电路路径中时序最差的电路路径；

基于所述至少一条关键路径，确定第一逻辑器件集合，其中，所述第一逻辑器件集合包括所述多个路径终点对应的所有关键路径上的除所述多个第二器件之外的全部逻辑器件；

基于所述多条电路路径和所述第一逻辑器件集合，确定所述每个路径终点对应的第二逻辑器件集合和第三逻辑器件集合，其中，所述第二逻辑器件集合包括需要克隆的逻辑器件，所述第三逻辑器件集合包括不需要克隆的逻辑器件，所述第二逻辑器件集合包括的逻辑器件为位于所述多条电路路径的公有路径上的所有逻辑器件；

对所述第二逻辑器件集合进行克隆处理，以得到所述第二逻辑器件集合对应的克隆器件集合；

基于所述多条电路路径，对所述第三逻辑器件集合及所述克隆器件集合中的逻辑器件进行连接处理，以得到每个路径终点对应的至少一条连接路径，其中，所述多个路径终点对应的所有连接路径之间不存在公有路径。

2.根据权利要求1所述的方法，其中，确定每个路径终点对应的至少一条关键路径，包括：

确定所述路径起点和第m个路径终点之间的n条电路路径；

计算与所述n条电路路径一一对应的n个时序裕量值；

确定所述n个时序裕量值中的最小时序裕量值，将所述n条电路路径中对应于所述最小时序裕量值的至少一条电路路径，作为所述第m个路径终点对应的至少一条关键路径，

其中，m为正整数且小于等于所述多个路径终点的总数，n为正整数且小于等于所述多条电路路径的总条数。

3.根据权利要求1所述的方法，其中，确定每个路径终点对应的至少一条关键路径，包括：

确定所述路径起点和第m个路径终点之间的n条电路路径；

计算与所述n条电路路径一一对应的n个电路延时值；

确定所述n个电路延时值中的最大电路延时值，将所述n条电路路径中对应于所述最大电路延时值的至少一条电路路径，作为所述第m个路径终点对应的至少一条关键路径，

其中，m为正整数且小于等于所述多个路径终点的总数，n为正整数且小于等于所述多条电路路径的总条数。

4.根据权利要求1所述的方法，其中，基于所述多条电路路径和所述第一逻辑器件集合，确定所述每个路径终点对应的第二逻辑器件集合和第三逻辑器件集合，包括：

确定所述多个路径终点分别对应的多个关键路径器件集合，其中，每个关键路径器件集合包括每个路径终点对应的至少一条关键路径上的全部器件，所述全部器件至少包括所述第一器件和位于对应的路径终点的第二器件；

基于所述多条电路路径、所述第一逻辑器件集合和所述多个关键路径器件集合，确定所述每个路径终点对应的第二逻辑器件集合和第三逻辑器件集合。

5.根据权利要求4所述的方法，其中，基于所述多条电路路径、所述第一逻辑器件集合和所述多个关键路径器件集合，确定所述每个路径终点对应的第二逻辑器件集合和第三逻辑器件集合，包括：

针对所述第一逻辑器件集合中的每个逻辑器件，基于所述多条电路路径，确定与所述每个逻辑器件对应的第四逻辑器件集合，其中，所述第四逻辑器件集合包括与所述每个逻辑器件的输出管脚相连的至少一个逻辑器件；

基于所述多个关键路径器件集合和多个所述第四逻辑器件集合，确定所述每个路径终点对应的第二逻辑器件集合和第三逻辑器件集合。