[发明专利]一种高吞吐率的流水线电路

说明书

本发明公开了一种高吞吐率的流水线电路，数据经输入单元处理，然后并行送入第一组合处理单元和第二组合处理单元；数据分别经第一组合处理单元和第二组合处理单元之后送入选择器；选择器处理后送入输出单元，数据由输出单元完成输出；输入时钟的第一路直接与输入单元相连，输入时钟的第二路则依次经二分频电路和反相器之后分别送入第一组合处理单元、第二组合处理单元，输入时钟的第三路则直接与输出单元相连。通过采用本发明的上述方案，能够在保证模块数据处理功能的前提下，将整个电路的吞吐率提高为1/(Tc+Tr/2)。

技术领域

本发明涉及集成电路技术领域，具体涉及一种高吞吐率的流水线电路。

背景技术

现有技术中，集成电路的功能模块一般由组合电路和触发器串联组成，如图1所示。设各组合电路延迟为Tc，各触发器延迟为Tr。对于图1的逻辑电路，延迟为2Tc+Tr，吞吐率为1/(2Tc+Tr)。如果该模块数据处理的延迟太长，吞吐率太低，往往改为流水线电路来实现，以提高数据处理的吞吐率，如图2所示。此时每级流水线延迟为Tc+Tr，吞吐率为1/(Tc+Tr)。

随着集成电路工艺的不断进步，门电路延迟不断减小，组合电路的延迟也快速减小，但触发器的延迟却减小不多，使得每级流水线的延迟主要发生在触发器而非组合电路上，通过进一步切分组合电路增加流水线级数获得的延迟减小收益不断降低，吞吐率提升速度变慢。也就是说，传统流水线电路通过切分组合电路并增加流水线级数获得的吞吐率提升效果不佳。

发明内容

本发明要解决的技术问题就在于：针对现有技术存在的技术问题，本发明提供一种结构简单、成本低廉、能够提升流水线电路吞吐率的高吞吐率的流水线电路。

为解决上述技术问题，本发明采用以下技术方案：

一种高吞吐率的流水线电路，输入数据经输入单元处理，然后并行送入第一组合处理单元和第二组合处理单元；经第一组合处理单元和第二组合处理单元处理之后的数据送入选择器；选择器处理后送入输出单元，由输出单元完成输出；输入时钟的第一路直接与输入单元相连，输入时钟的第二路则依次经二分频电路和反相器之后送入第一组合处理单元，所述二分频电路的输出送入第二组合处理单元，输入时钟的第三路则直接与输出单元相连。

作为本发明的进一步改进：输入单元包括依次相连的第一触发器和第一组合电路，输入数据和输入时钟均与第一触发器连接。

作为本发明的进一步改进：输出单元包括依次相连的第四触发器和第四组合电路，经选择器之后的数据与第四触发器相连，输入时钟也与第四触发器相连。

作为本发明的进一步改进：所述第一组合处理单元包括依次相连的第二触发器、第二组合电路和第三组合电路；所述第二组合处理单元包括依次相连的第三触发器、第五组合电路和第六组合电路。

作为本发明的进一步改进：本发明的详细结构为：

第一触发器的输入端D连接输入数据，输入端CLK连接输入时钟，输出端Q连接第一组合电路的输入端。

第二触发器的输入端D连接第一组合电路的输出端，输入端CLK连接反相器的输出，输出端Q连接第二组合电路的输入端。

第三触发器的输入端D连接第一组合电路的输出端，输入端CLK连接二分频电路的输出，输出端Q连接第五组合电路的输入端。

第四触发器的输入端D连接选择器的输出端，输入端CLK连接输入时钟，输出端Q连接第四组合电路的输入端。

第一组合电路的输入端连接第一触发器的输出端Q，输出端连接第二触发器的输入端D和第三触发器的输入端D。

第二组合电路的输入端连接第二触发器的输出端Q，输出端连接第三组合电路的输入端。

第三组合电路的输入端连接第二组合电路的输出端Q，输出端连接选择器的输入端0。