[发明专利]一种PCIe链路的修复方法、装置、设备及存储介质

说明书

本发明公开了一种PCIe链路的修复方法，考虑到发生非致命错误的时间分布可以反应出该PCIe链路存在问题的严重程度，因此本申请中可以在目标PCIe链路出现非致命错误时，获取本次以及之前记录的所有非致命错误的发生时间，一旦发现其满足预设的时间分布条件便会执行目标PCIe链路的修复程序，以便使得目标PCIe链路恢复正常状态，一方面可以减少非致命错误的数量，另一方面可以防止出现不可修复的严重故障，提升了系统运行的可靠性，降低了维修成本。本发明还公开了一种PCIe链路的修复装置、设备及计算机可读存储介质，具有如上PCIe链路的修复方法相同的有益效果。

技术领域

本发明涉及PCIe链路领域，特别是涉及一种PCIe链路的修复方法，本发明还涉及一种PCIe链路的修复装置、设备及计算机可读存储介质。

背景技术

近年来，PCIe(Peripheral Component Interconnect express，高速串行计算机扩展总线标准)设备在服务器、存储领域得到广泛应用，主板与PCIe设备之间的PCIe链路中可能会出现各种各样的非致命错误(通常表现为数据包出错)，目前的PCIe设备基本都具备对于非致命错误的纠错能力，并且能够对出现的非致命错误进行记录，但是现有技术中仅仅对非致命错误本身进行了纠正，实际上当非致命错误频繁出现后，该PCIe链路往往很快就会出现不可修复的严重故障，甚至可能导致系统瘫痪，因此系统运行的可靠性较差，维修成本较高。

因此，如何提供一种解决上述技术问题的方案是本领域技术人员目前需要解决的问题。

发明内容

本发明的目的是提供一种PCIe链路的修复方法，一方面可以减少非致命错误的数量，另一方面可以防止出现不可修复的严重故障，提升了系统运行的可靠性，降低了维修成本；本发明的另一目的是提供一种PCIe链路的修复装置、设备及计算机可读存储介质，一方面可以减少非致命错误的数量，另一方面可以防止出现不可修复的严重故障，提升了系统运行的可靠性，降低了维修成本。

为解决上述技术问题，本发明提供了一种PCIe链路的修复方法，包括：

当目标PCIe链路出现非致命错误时，获取本次非致命错误的发生时间；

获取之前记录的所述目标PCIe链路所有的所述非致命错误的发生时间；

判断当前记录的所述目标PCIe链路所有的所述发生时间，是否满足预设的时间分布条件；

若满足，则执行所述目标PCIe链路的修复程序。

优选地，所述当目标PCIe链路出现非致命错误时，获取本次非致命错误的发生时间具体为：

当目标PCIe链路对应的PCIe设备关于非致命错误的寄存器值改变时，获取本次非致命错误的发生时间并进行记录。

优选地，所述预设的时间分布条件包括：

存在第一预设数量的所述非致命错误发生在第一预设时长内；在第二预设时长内发生过所述非致命错误的时间统计单元的数量达到第二预设数量；

其中，所述时间统计单元的时间长度为第三预设时长，各个所述时间统计单元连续且无交集，所述第二预设时长大于所述第一预设时长；

则所述若满足，则执行所述目标PCIe链路的修复程序之后，该PCIe链路的修复方法还包括：

将当前记录的所述目标PCIe链路所有的所述发生时间清零。

优选地，所述执行所述目标PCIe链路的修复程序具体为：

若存在第一预设数量的所述非致命错误发生在第一预设时长内，则重新训练所述目标PCIe链路；