[发明专利]简化集成电路的供电时序

说明书

本申请涉及简化集成电路的供电时序。在各种实施例中，由始终接通电压轨供电的导轨解耦电路允许核心电压轨独立于I/O电压轨而被上电，而不会损害由I/O电压轨供电的I/O焊盘电路。在一个实施例中，当始终接通电压轨被上电并且芯片复位信号为有效时，导轨解耦电路基于默认值驱动I/O焊盘电路的控制输入。当芯片复位信号被无效时，导轨解耦电路基于从由核心电压轨供电的电路接收到的信号驱动I/O焊盘电路的控制输入。由于导轨解耦电路维持控制I/O焊盘电路，直到芯片复位信号被无效为止，因此在芯片复位信号被无效之前，无论I/O电压轨何时上电，核心电压轨都可以随时上电。

技术领域

各种实施例通常涉及集成电路，并且更具体地，涉及简化集成电路的供电时序(power sequencing)。

背景技术

通常，集成电路中的电路被划分成多个电源域(power domain)，其中每个电源域中包括的电路由不同的电压轨供电。可以将每个电压轨上电(powered-up)到适当地为相关联的电路供电的电压电平，且随后可以掉电(powered-down)以使相关联的电路不供电。两种常见的电源域类型是核心电源域和输入/输出(“I/O”)电源域。核心电源域通常包括用于处理任务的核心电路，而I/O电源域通常包括模拟电路，例如经由被称为I/O焊盘(pad)的金属矩形与外部设备交换I/O信号的I/O焊盘电路。

与包括多个电源域的集成电路相关联的一个挑战是，通常从依赖于核心电压轨的核心电路接收控制I/O焊盘电路的行为的信号。如果通过从未供电的核心电路接收到的信号来控制正确供电的I/O焊盘电路，则I/O焊盘电路可能会转换为电气错误的状态，和/或使得相关联的I/O信号出现故障，到一个错误的值。结果，集成电路和/或任何数量的连接的外部设备的可靠性和/或功能性可能被降级。例如，I/O焊盘电路可能会转换为电气错误的状态，从而导致一种被称为“闩锁(latch-up)”的短路类型。闩锁会缩短集成电路的寿命，并且甚至损坏集成电路的各部分和/或任意数量连接的外部设备的各部分。

为了确保上电的I/O焊盘电路不受供电的核心电路的控制，典型的集成电路提供商建立了任意数量的“供电时序要求”，这些要求限制了I/O电压轨相对于核心电压轨被上电和掉电的顺序。例如，供电时序要求可以指定必须在I/O电压轨之前将核心电压轨上电，并且必须在核心电压轨之前将I/O电压轨掉电。作为将集成电路合并到整个平台中的一部分，平台设计人员通常会添加时序电路，以自动确保满足与整个平台中包括的所有电路的所有电压轨相关联的所有供电时序要求。对于遵守严格功能安全标准的整个平台(例如，自动驾驶平台)，平台设计人员通常还添加供电时序监视电路和供电时序验证电路，以分别监视和验证供电时序。

与增加集成电路的供电时序要求有关的一个缺点是增加了包括集成电路的每个整个平台的设计复杂性。结果，增加了设计、分析和调试每个整个平台所需的时间。另一个缺点是，选择和配置时序电路通常是主要的手动过程，当供电时序要求复杂且因此难以理解和/或实现时，可能容易受到人为错误的影响。如果整个平台的时序电路实际上没有确保无论何时I/O电压轨上电时，集成电路的核心电压轨被上电，则整个平台可能会经历上述功能和可靠性问题。

如前所述，在本领域中需要的是用于控制包括多个电源域的集成电路的I/O焊盘电路的更有效的技术。

发明内容

本发明的一个实施例阐述了一种用于控制包括多个电源域的集成电路的输入/输出(“I/O”)焊盘电路的方法。该方法包括：在多个电源域中包括的第一电源域中，基于第一信号确定集成电路与第一模式相关联；作为响应，基于第一默认控制值驱动第一I/O焊盘电路的第一控制输入，其中第一I/O焊盘电路被包括在多个电源域中包括的第二电源域中；在第一电源域中，基于第一信号的转换确定集成电路与第二模式相关联而不是第一模式相关联；并且作为响应，基于第一功能控制信号而不是基于第一默认控制值驱动第一I/O焊盘电路的第一控制输入，其中第一功能控制信号源自多个电源域中包括的第三电源域。