[发明专利]用于减少模拟前端中的偏移的新型可编程斩波架构

说明书

提供用于减少模拟前端中的偏移的新型可编程斩波架构。一种集成电路装置可以包括：放大器，耦接成接收模拟输入信号；抗混叠滤波器，耦接至放大器的输出；缓冲电路，耦接至抗混叠滤波器的输出；∑‑Δ调制器，被配置成响应于缓冲电路的输出生成数字数据流；以及彼此之间嵌套的多个斩波电路，包括：第一对斩波电路，至少使放大器设置在其之间并且被配置成去除在模拟输入信号中的偏移；以及第二对斩波电路，至少使第一对斩波电路设置在其之间。放大器、抗混叠滤波器、∑‑Δ调制器和斩波电路可以使用同一集成电路基板形成。还公开了相应的方法和系统。

技术领域

本公开内容总体上涉及模拟信号处理，并且更具体地涉及可以处理用于转换成数字值的模拟信号的模拟“前端”电路。

背景技术

模拟信号处理电路会将不期望的偏移电压和/或电流引入至模拟信号中。例如，在模数转换器(ADC)的情况下，偏移电压可能导致输出值不准确。在模拟电路中减少偏移电压的一种方式可以是使用“斩波器(chopper)”电路。斩波器电路可以将偏移电压调制到较高的频率。然后，可以利用低通滤波器滤除较高的频率，以消除或减少与最终值的偏移。

图14示出了作为背景技术的斩波器电路操作的一个示例。输入至斩波器电路的模拟信号1401可以被周期性地中断(例如，使其为零/参考值)。所得的斩波器电路输出如1403所示。

图15示出了具有“嵌套”斩波器电路的常规ADC 1505。模拟信号路径可以包括在∑-Δ调制器1511的输出与模拟信号输入之间的第一斩波器电路对(first choppercircuit pair)CHX。第二斩波器电路对CHY可以嵌套在第一斩波器电路对CHX内，位于PGA部1507中的可编程增益放大器(PGA)1519的输入与输出之间。第三斩波器电路对CHZ可以嵌套在PGA 1519内的第二斩波器电路对CHY内。可以通过可编程频率电路1517设置斩波器对CHX、CHY和CHZ的操作频率。

可以将由斩波电路CHX、CHY和CHZ调节的模拟信号提供至∑-Δ调制器1511(也称为Δ∑调制器)，以生成与该模拟信号的幅度相对应的数字值流。抽取器(decimator)1513可以对数字流进行下采样，以提供数字输出结果1515。尽管斩波电路可以减少偏移，但是在与其他电路部分例如模拟滤波器集成时，所述斩波器电路可能不合适。

由于噪声或其他影响，接收到的用于处理的模拟信号可能包括不期望的频率分量。此外，在∑-ΔADC的情况下，可能期望限制输入信号频率范围，以确保针对所使用的采样频率的最佳结果。为了解决这样的问题，常规的AFE(模拟前端)可以包括被配置成使模拟输入信号的期望频率通过的抗混叠滤波器。

图16示出了常规ADC 1605，其具有设置在PGA 1619与缓冲器1609之间的AAF(抗混叠滤波器)1621。缓冲器1609可以向∑-Δ调制器1611提供经缓冲和经滤波的模拟信号。所得的数字值流可以由抽取器1613处理以生成数字输出结果1615。

常规ADC 1605会在各个级(various stages)中具有偏移电压。然而，将斩波电路包括至这样的布置中可能具有缺点。当AAF带宽相对较小时，先前的斩波电路可能对于正输出和负输出(相对于模拟接地)具有不匹配的稳定(settling)。然后，∑-Δ调制器将对不匹配的信号进行采样，这将偏移误差引入至最终的数字结果中。

图17示出了可以包括AAF和斩波电路的另一常规ADC 1705。ADC 1705可以包括斩波器电路对CHX、CHY、CHZ、PGA部1707、具有嵌套的斩波的缓冲器部1723。ADC 1705还包括∑-Δ调制器1711、抽取器1713和结果部1715。这样的电路元件可以使用集成电路基板1727形成。ADC 1705还包括由集成电路外部的电路元件形成的AAF 1721’(即，芯片外部件)。尽管常规ADC 1705可以向斩波电路提供AAF滤波，但是这样的方法在部件成本和大小方面可能会不期望地较高。

期望达成提供下述AFE的一些方式，所述AFE可以提供输入信号滤波和低偏移电压二者。