[发明专利]用于减少模拟前端中的偏移的新型可编程斩波架构

权利要求书

1.一种集成电路装置，包括：

放大器，所述放大器耦接成接收模拟输入信号；

抗混叠滤波器，所述抗混叠滤波器耦接至所述放大器的输出；

缓冲电路，所述缓冲电路耦接至所述抗混叠滤波器的输出；

∑-Δ调制器，所述∑-Δ调制器被配置成响应于所述缓冲电路的输出生成数字数据流；以及

彼此之间嵌套的多个斩波电路，所述多个斩波电路包括：

第一对斩波电路，所述第一对斩波电路至少使所述放大器设置在其之间，并且被配置成去除所述模拟输入信号中的偏移，以及

第二对斩波电路，所述第二对斩波电路至少使所述第一对斩波电路设置在其之间；其中

所述放大器、所述抗混叠滤波器、所述∑-Δ调制器和所述斩波电路使用同一集成电路基板形成。

2.根据权利要求1所述的集成电路装置，其中：

所述第二对斩波电路包括设置在其之间的所述放大器、所述抗混叠滤波器和所述缓冲电路。

3.根据权利要求2所述的集成电路装置，其中：

所述多个斩波电路还包括第三对斩波电路，所述第三对斩波电路使所述缓冲电路设置在其之间。

4.根据权利要求1所述的集成电路装置，其中：

所述抗混叠滤波器被配置成在所述第一对斩波电路的斩波操作期间改变模拟滤波器元件配置。

5.根据权利要求1所述的集成电路装置，还包括：

掩蔽电路，所述掩蔽电路被配置成在所述第一对斩波电路的斩波操作期间对从所述∑-Δ转换器输出的数字数据流的部分进行掩蔽。

6.根据权利要求5所述的集成电路装置，其中：

所述掩蔽电路包括：

存储器电路，所述存储器电路被配置成存储所述数字数据流的部分，以及

多路复用器，所述多路复用器被耦接成选择性地输出所述数字数据流或存储在所述存储器电路中的数据值。

7.根据权利要求1所述的集成电路装置，其中：

所述多个斩波电路还包括：

设置在所述第一对斩波电路之间的第三对斩波电路，并且所述第三对斩波电路使所述放大器设置在其之间，其中，

所述第一对斩波电路以第一频率进行操作，

所述第二对斩波电路以比所述第一频率慢的第二频率进行操作，以及

所述第三对斩波电路以比所述第一频率快的第三频率进行操作。

8.根据权利要求1所述的集成电路装置，还包括：

输入多路复用器，所述输入多路复用器被配置成将多个输入信号中之一选择性地连接至所述放大器作为所述模拟输入信号；以及

当所述输入多路复用器在输入信号之间进行切换时，所述抗混叠滤波器被配置成改变模拟滤波器元件配置。

9.一种方法，包括：

在输入处接收模拟输入信号；

通过放大器的操作将模拟输入信号放大；

使用抗混叠滤波器对所述放大器的输出进行滤波；

使用缓冲电路对所述抗混叠滤波器的输出进行缓冲；

使用∑-Δ调制器将所述缓冲电路的输出调制成数字数据流；以及

使用多个斩波电路在所述缓冲电路的输入与所述缓冲电路的输出之间的位置处对模拟信号进行斩波，所述多个斩波电路至少包括第一对斩波电路和设置在所述第一对斩波电路之间的第二对斩波电路；其中

所述放大器、所述抗混叠滤波器、所述缓冲电路、所述∑-Δ调制器和所述斩波电路使用同一集成电路基板形成。

10.根据权利要求9所述的方法，还包括：

在至少两个所述斩波电路的斩波操作期间改变抗混叠滤波器的模拟滤波器元件配置。