[发明专利]存储器内运算器及存储器内运算方法

说明书

本公开提供了一种存储器内运算器及其运算方法。存储器内运算器包括存储单元阵列、输入缓冲器以及感测放大器。存储单元阵列包括存储单元区块。存储单元区块对应至少一字线，存储单元区块用以储存多个权重值，存储单元区块上的多个存储单元储存对应的各权重值的多个位。输入缓冲器耦接至多条位线。输入缓冲器分别传送多个输入信号至位线。存储单元阵列使输入信号与权重值进行乘法运算以产生分别对应多个位序的多个第一运算结果。感测放大器依据第一运算结果对应的位序，使第一运算结果相加以产生第二运算结果。

技术领域

本公开是有关于一种存储器内运算器，且特别是有关于一种可储存单位权重值的存储器内运算器以及存储器内运算方法。

背景技术

随着科技的进步，人工智能成为一种技术的主流，为了使类神经网络的乘加运算可以有效的被执行，提供简单且可快速执行乘加运算的硬件电路，成为电路设计者的重要课题。

因应这样的潮流，所谓的存储器内运算器被提出。其中，存储器内运算器利用存储器来做为储存权重值的媒介，并与所接收输入信号来执行乘加运算。基于存储器内的存储单元的高密度特性，可以以较小的电路面积，来完成大量的乘加运算动作。

公开内容

本公开提供一种存储器内运算器及其运算方法，可通过开启部分的字线来完成乘加运算动作。

本公开的存储器内运算器包括存储单元阵列、输入缓冲器以及感测放大器。存储单元阵列包括存储单元区块。存储单元区块对应至少一字线，存储单元区块用以储存多个权重值，存储单元区块上的多个存储单元储存对应的各权重值的多个位。输入缓冲器耦接至多条位线。输入缓冲器分别传送多个输入信号至位线。其中存储单元阵列使输入信号与权重值进行乘法运算以产生分别对应多个位序的多个第一运算结果。感测放大器依据第一运算结果对应的位序，使第一运算结果相加以产生第二运算结果。

本公开的存储器内运算方法包括：在存储单元阵列中，提供对应至少一字线的存储单元区块，使存储单元区块储存多个权重值，其中存储单元区块上的多个存储单元储存对应的各权重值的多个位；提供输入缓冲器以分别传送多个输入信号至这些位线；使输入信号与权重值在存储单元阵列中进行乘法运算以产生分别对应多个位序的多个第一运算结果；以及，依据第一运算结果对应的位序，使第一运算结果相加以产生第二运算结果。

基于上述，本公开的存储器内运算器设置存储单元区块以储存多个权重值。并通过输入缓冲器传送多个输入信号至对应的位线，以使输入信号与权重值进行乘法运算。感测放大器则用以感测乘法运算的运算结果，并使各运算结果依据对应的位序进行相加，来获得乘加运算的运算结果。

附图说明

图1为本公开一实施例的存储器内运算器的示意图。

图2为本公开另一实施例的存储器内运算器的示意图。

图3为对应本公开图2实施例的存储器内运算器的实施方式的示意图。

图4为本公开另一实施例的存储器内运算器的示意图。

图5为对应本公开图4实施例的存储器内运算器的实施方式的示意图。

图6为本公开另一实施例的存储器内运算器的示意图。

图7为对应本公开图6实施例的存储器内运算器的一实施方式的示意图。

图8为本公开另一实施例的存储器内运算器的示意图。

图9为对应本公开图8实施例的存储器内运算器的一实施方式的示意图。

图10为本公开另一实施例的存储器内运算器的示意图。

图11为对应本公开图10实施例的存储器内运算器的实施方式的示意图。

图12为本公开实施例的存储器内运算方法的流程图。