[发明专利]存储装置及其输入输出缓冲控制方法

说明书

本发明提供一种存储装置及其输入输出缓冲控制方法，所述存储装置包括虚拟静态随机存取存储器与控制器。虚拟静态随机存取存储器包括具有高速模式电路与慢速模式电路的输入输出电路。控制器依据存储装置的操作模式而调整电源电压与时脉频率，并基于经调整电源电压与经调整时脉频率而产生寄存器设定码。其中虚拟静态随机存取存储器依据寄存器设定码而致能高速模式电路以及慢速模式电路中的一者，并禁能高速模式电路以及慢速模式电路中的另一者。

技术领域

本发明涉及一种半导体电路，尤其涉及一种存储装置及其输入输出缓冲控制方法。

背景技术

近年来，低脚位数存储(low pin count memory，LPC memory)已广泛运用于物联网(Internet of Things，IOT)与可穿戴装置。然而，由于需要操作在较高的时脉频率下，低脚位数存储的输入输出电路(IO circuit)需要消耗大量电流。此外，现有技术中访问时间与时脉频率无关，且电流驱动力控制未取决于操作模式和时脉频率，导致电池寿命缩短。

发明内容

有鉴于此，本发明提供一种存储装置及其输入输出缓冲控制方法，用以依据电源电压与时脉频率产生寄存器设定码，并依据寄存器设定码致能输入输出电路中的高速模式电路或慢速模式电路，以动态调整输入输出电路的访问时间，从而提供节电控制，并延长电池寿命。

本发明的实施例提供一种存储装置。存储装置包括虚拟静态随机存取存储器与控制器。虚拟静态随机存取存储器包括具有高速模式电路与慢速模式电路的输入输出电路。控制器耦接虚拟静态随机存取存储器，控制器依据存储装置的操作模式而调整电源电压与时脉频率，并基于经调整电源电压与经调整时脉频率而产生寄存器设定码。其中虚拟静态随机存取存储器依据寄存器设定码而致能高速模式电路以及慢速模式电路中的一者，并禁能高速模式电路以及慢速模式电路中的另一者。

本发明的实施例提供一种输入输出缓冲控制方法，适用于存储装置，存储装置包括虚拟静态随机存取存储器与控制器。虚拟静态随机存取存储器包括具有高速模式电路与慢速模式电路的输入输出电路。输入输出缓冲控制方法包括依据所述存储装置的操作模式而调整电源电压与时脉频率。基于经调整电源电压与经调整时脉频率而产生寄存器设定码。依据寄存器设定码而致能高速模式电路以及慢速模式电路中的一者，并禁能高速模式电路以及慢速模式电路中的另一者。

基于上述，在本发明的实施例中，所述存储装置及其输入输出缓冲控制方法用以依据操作模式调整电源电压与时脉频率，通过经调整的电源电压与时脉频率产生寄存器设定码，并依据寄存器设定码致能输入输出电路中的高速模式电路或慢速模式电路，以动态调整输入输出电路的访问时间，从而提供节电控制，并延长电池寿命。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1是本发明一实施例的存储装置的示意图；

图2是本发明一实施例的虚拟静态随机存取存储器的电路方块图；

图3A是本发明一实施例的命令地址位的判断流程图；

图3B是本发明一实施例的命令地址位的判断流程图；

图4是本发明一实施例的地址闩锁译码电路的电路方块图；

图5是本发明一实施例的页面存取序列的时序图；

图6是本发明一实施例的连续读写方法的流程图；

图7是本发明一实施例的输入输出缓冲控制方法的流程图。

具体实施方式

参照图1，存储装置10可以包括虚拟静态随机存取存储器110与控制器120。虚拟静态随机存取存储器110包括输入输出电路130。输入输出电路130包括高速模式电路140与慢速模式电路150。控制器120耦接至虚拟静态随机存取存储器110。