[发明专利]一种基于变异的FPGA逻辑综合工具模糊测试方法

说明书

本发明公开了一种基于变异的FPGA逻辑综合工具模糊测试方法，属于计算机软件测试技术领本发明针对FPGA逻辑综合器的特点，首先构建合适的逻辑综合器的测试用例集；然后，在符合Verilog HDL语法规则的前提下，设定变异算子并对测试用例种子程序执行变异操作，得到更有效的测试用例；之后，执行待测FPGA逻辑综合工具，对测试用例程序进行综合，转换与硬件资源相匹配的综合网表netlist；最后，通过验证网表netlist与综合前Verilog设计的等价性结果来判断FPGA工具是否存在缺陷。本方法通过设计变异算子执行变异产生更多有效的FPGA逻辑综合工具测试的测试用例程序，增加了测试用例的多样性，可以帮助FPGA设计开发者更好的找到检测逻辑综合工具中存在的故障，提高FPGA逻辑综合器的质量。

技术领域

本发明涉及一种FPGA逻辑综合工具的故障检测方法，具体为一种基于变异的FPGA逻辑综合工具模糊测试方法，属于计算机软件测试技术领域。

背景技术

FPGA(Field Programmable Gate Array)作为一种现场可编程专用集成电路，用户可以使用Verilog HDL(Hardware Description Language，HDL)对其进行配置，得到所需的硬件数字电路。

目前，FPGA大量参与各行业产品的优化设计，成为众多领域的关键核心器件。例如，在通信、航天、军工等领域，FPGA是云数据计算中心不可或缺的硬件加速单元。

在FPGA的设计开发过程中，主要包括设计输入、仿真验证、综合及布线布局和比特流的生成等关键步骤。其中，综合步骤至关重要，它将Verilog或者VHDL(VHSIC HardwareDescription Language)编写的硬件高级描述转换为能与FPGA硬件资源相匹配的一个描述——网表。但是，如果FPGA逻辑综合器在综合过程中将代码转换成与初始Verilog或VHDL设计行为不同的网表，则再硬件中会有严重的缺陷，这些缺陷会影响整个产品的设计，带来安全性隐患。

因此，在FPGA的设计开发工作中，为确保FPGA芯片没有任何功能故障，通过测试逻辑综合器产生正确的硬件是十分必要的。

针对FPGA逻辑综合器，现有的手动测试方法需要极大的人力和物力投入，成本较高。如何高效地完成FPGA逻辑综合器的设计开发是当前行业内最迫切的需求。因此，研究人员开始尝试对逻辑综合器的测试融入软件测试技术，对其进行自动化的测试。

目前，通常采用通过随机产生测试用例的方式对FPGA逻辑综合工具进行测试，并通过自动验证测试的输入与结果的一致性来发现FPGA综合工具的故障。这种方法虽然能够检测出FPGA综合工具存在的故障，但是所检测出的故障数量较少，存在大量重复的测试用例，且耗时过多，检测效率不高等不足

发明内容

本发明的目的是为了克服现有技术存在的缺陷，为了有效解决逻辑综合器在随机自动化测试过程中存在的有效测试用例冗余、检测效率不高等技术问题，创造性地提出一种基于变异的FPGA逻辑综合工具模糊测试方法，

本发明的主要创新点在于：针对FPGA逻辑综合器的特点，首先构建合适的逻辑综合器的测试用例集；然后，在符合Verilog HDL语法规则的前提下，设定变异算子并对测试用例种子程序执行变异操作，得到更有效的测试用例；之后，执行待测FPGA逻辑综合工具，对测试用例程序进行综合，转换与硬件资源相匹配的综合网表netlist；最后，通过验证网表netlist与综合前Verilog设计的等价性结果来判断FPGA工具是否存在缺陷。

本发明采用的技术方案如下：

一种基于变异的FPGA逻辑综合工具模糊测试方法，包括以下步骤：

步骤1：构建FPGA逻辑综合工具初始测试用例种子集Q。采用随机生成器，得到初始测试用例程序种子集。