[发明专利]数据编码方法、电子设备、存储介质

说明书

本发明提供了一种数据编码方法、电子设备、存储介质，该数据编码方法包括：将信息位写入至少两个缓存块，其中，所述缓存块中保存有与所述信息位相对应的校验位，所述校验位相邻的两位数据保存于不同的所述缓存块；根据所述缓存块中的所述信息位和所述校验位进行LDPC编码。根据本发明实施例提供的方案，由于校验位保存于不同的缓存块，在完成校验位的更新迭代计算后，FPGA能够以并行的方式从多个缓存块读取校验位，为实现校验位的读取速度，有效提高了编码效率和卫星通信系统的交互速率。

技术领域

本发明涉及但不限于通信技术领域，尤其涉及一种数据编码方法、电子设备、存储介质。

背景技术

卫星通信系统由卫星、主站系统、端站系统和应用程序(Application，APP)系统组成，位于地球的主站系统和端站系统以卫星作为中继站，实现信号转发，其中，由主站系统到卫星到端站系统方向的传输链路称为前向链路，为了提高卫星通信系统的信号传输质量，增强信道的抗干扰能力，数字卫星直播(Digital Video Broadcasting，DVB)-S2协议规定了前向链路的编码方式为低密度奇偶校验码(Low Density Parity Check Code，LDPC)编码方式，将信息位分割成多个数据块，再根据设定好的校验位对校验位依次进行更新迭代计算和异或运算。

DVB-LDPC编码通常由现场可编程逻辑门阵列(Field Programmable Gate Array，FPGA)执行，常见的实现方案会在随机存取存储器(Random Access Memory，RAM)的每一列摆放一个比特(bit)的校验位，通过按列串行摆放的校验位实现更新迭代的并行计算。这虽然提高了更新迭代的效率，但是异或运算必须采用串行的方式进行数据获取，而FPGA在同一缓存中一次只能获取一个地址的数据，这就导致异或运算只能逐个bit进行，编码效率较低，影响卫星通信系统的交互速率。

发明内容

以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。

本发明实施例提供了一种数据编码方法、电子设备、存储介质，能够提高异或运算的效率，从而提高卫星通信系统的交互速率。

第一方面，本发明实施例提供了一种数据编码方法，包括：

将信息位写入至少两个缓存块，其中，所述缓存块中保存有与所述信息位相对应的校验位，所述校验位相邻的两位数据保存于不同的所述缓存块；

根据所述缓存块中的所述信息位和所述校验位进行LDPC编码。

第二方面，本发明实施例还提供了一种电子设备，包括：存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述计算机程序时实现如第一方面所述的数据编码方法。

本发明实施例包括：将信息位写入至少两个缓存块，其中，所述缓存块中保存有与所述信息位相对应的校验位，所述校验位相邻的两位数据保存于不同的所述缓存块；根据所述缓存块中的所述信息位和所述校验位进行LDPC编码。根据本发明实施例提供的方案，由于校验位保存于不同的缓存块，在完成校验位的更新迭代计算后，FPGA能够以并行的方式从多个缓存块读取校验位，为实现校验位的读取速度，有效提高了编码效率和卫星通信系统的交互速率。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构来实现和获得。

附图说明

附图用来提供对本发明技术方案的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明的技术方案，并不构成对本发明技术方案的限制。

图1是本发明一个实施例提供的数据编码方法的流程图；

图2是本发明另一个实施例提供的RAM的结构图；