[发明专利]基于观测硬件电路对比观测FPGA内部信号的方法

权利要求书

1.一种基于观测硬件电路对比观测FPGA内部信号的方法，其特征在于，所述方法包括：

确定在FPGA芯片上运行的用户电路，所述FPGA芯片内部包含可编程逻辑资源和观测硬件电路，所述观测硬件电路包括通过第一观测路径相连的观测点和第一观测管脚，以及，通过第二观测路径相连的参考点和第二观测管脚；所述观测点和所述参考点分别是所述FPGA芯片内部可编程逻辑资源的输出口；所述第一观测路径和所述第二观测路径分别具有各自对应的预定时延；

将所述用户电路中产生的待观测信号的电路结构布局在所述观测点处、将所述待观测信号对应的参考信号的电路结构布局在所述参考点处作为约束条件，在所述约束条件下基于所述FPGA芯片内部的可编程逻辑资源生成所述用户电路对应的配置码流并加载到所述FPGA芯片上；

所述FPGA芯片基于所述配置码流形成所述用户电路，在所述用户电路的运行过程中，通过所述第一观测管脚输出所述观测点处的待观测信号、通过所述第二观测管脚输出所述参考点处的参考信号，将所述参考信号与所述待观测信号进行对比观测。

2.根据权利要求1所述的方法，其特征在于，所述观测硬件电路还包括第一路径选通电路、第一多位选择器和第一调试管脚，所述第一路径选通电路的输入端连接的各个信号点通过所述第一路径选通电路内部的不同路径连接到所述第一观测管脚，所述第一多位寄存器连接并控制所述第一路径选通电路不同路径的通断；

所述观测点为所述第一路径选通电路的输入端连接的其中一个信号点，则所述第一多位寄存器根据从所述第一调试管脚获取到的第一调试指令控制选通所述观测点至所述第一观测管脚的路径。

3.根据权利要求2所述的方法，其特征在于，所述观测硬件电路还包括第二路径选通电路、第二多位选择器和第二调试管脚，所述第二路径选通电路的输入端连接的各个信号点通过所述第二路径选通电路内部的不同路径连接到所述第二观测管脚，所述第二多位寄存器连接并控制所述第二路径选通电路不同路径的通断；

所述参考点为所述第二路径选通电路的输入端连接的其中一个信号点，则所述第二多位寄存器根据从所述第二调试管脚获取到的第二调试指令控制选通所述参考点至所述第二观测管脚的路径。

4.根据权利要求3所述的方法，其特征在于，所述第一路径选通电路的输入端连接的每个信号点与所述第二路径选通电路的输入端连接的每个信号点分别对应形成一组信号点，且一组信号点中的两个信号点之间的布设距离不超过预定距离且经过相同的绕线路径连接到对应的观测管脚；则一组信号点中与所述第一路径选通电路相连的信号点为观测点、另一个信号点为参考点。

5.根据权利要求3所述的方法，其特征在于，

所述第一路径选通电路和所述第二路径选通电路的输入端连接相同的若干个信号点，且各个信号点形成H型树形结构使得各个信号点到所述第一路径选通电路和所述第二路径选通电路的时延相同，观测点和参考点分别为其中的任意两个不同的信号点。

6.根据权利要求5所述的方法，其特征在于，

当所述第一路径选通电路选通一个信号点作为观测点时，所述第二路径选通电路选通不同的信号点作为参考信号，则同一个待观测信号对应多个不同的参考信号；

当所述第一路径选通电路选通不同的信号点作为观测点时，所述第二路径选通电路选通同一个信号点作为参考信号、则不同的待观测信号对应相同的参考信号，或者，所述第二路径选通电路选通不同的信号点作为参考信号、则不同的待观测信号对应不同的参考信号。

7.根据权利要求6所述的方法，其特征在于，多个不同的参考信号为同步信号或异步信号，且多个不同的参考信号的频率相同或不同。

8.根据权利要求2所述的方法，其特征在于，所述参考点为全局时钟缓冲器的输出端，则所述第二观测路径中设置有时延调节电路，所述FPGA芯片基于所述配置码流形成所述用户电路时还对所述时延调节电路的时延进行配置、使得所述第二观测路径与所述第一路径选通电路的输入端的任意信号点至所述第一观测管脚的路径之间的时延差值小于预定阈值。