[发明专利]一种高效处理GPU片内和片间缓存一致性的数字电路设计方法

说明书

本发明公开了一种高效处理GPU片内和片间缓存一致性的数字电路设计方法，包括：步骤1：划分地址区域并增加PGL2，实现GPU的缓存一致性具有可扩展性；步骤2：当GPU规模增大或需要支持片间GPU互联或更多片间GPU互联时，同等增加区域和PGL2，实现缓存一致性。本发明通过划分区域，添加的代理PGL2，及互联的数字逻辑电路，仅在第一次跨区域读取和写回时需要发生交互，避免了上述场景反复来回交互的情况，缩短了该场景下的一致性交互时间，减少了数据的流动，提高了完成硬件一致性的效率。

技术领域

本发明属于数字电路技术领域，具体涉及一种高效处理GPU片内和片间缓存一致性的数字电路设计方法。

背景技术

早期GPU既不频繁同步也不共享数据，而是通过把线程信息和缓存结构暴露给程序员，让程序员在没有硬件一致性的情况下，通过软件实现同步和数据共享。现在，GPGPU越来越流行。技术人员开始用GPU架构做通用的任务(general purpose workloads)。这类任务需要频繁的同步和更普遍的数据共享，因此GPU的架构需要有一个能保证所有线程可以同步的直观、严格的访存一致性(consistency)模型。此外要有又能确保访存一致性正确又能允许数据高效共享和同步的缓存一致性(coherency)协议。同时这个协议要保证足够简单能过够满足图形任务占主导的传统GPU架构。

LRCC(LAZY released consistency-direct coherence)是一种适合GPU实现数据同步和共享的缓存一致性协议。该协议主要基于“生产者-消费者”访存一致性模型，通过acquire-release(消费者-生产者)机制实现片内L1缓存之间的数据共享和同步。同步发生在消费者去试图获取(acquire)生产者已经释放(release)的flag，作为生产者一侧的L1缓存在发生同步时把缓存内已更新的共享数据写回到消费者可见的点(一般是公共可见的L2缓存)，而作为消费者一侧的L1缓存则需要在完成同步时无效缓存内旧的数据，以避免后续访存请求仍旧读到过时的缓存数据，而是可以从同步点读取到最新的数据。L2缓存作为L1缓存共享数据的同步点，负责记录缓存行的状态--归属情况，当发生同步时，作为生产者、消费者的桥梁，通过请求交互，来指示生产者、消费者的L1开始数据同步及完成数据同步。其中L1在LRCC协议中的逻辑行为如图1所示，L2在LRCC协议中的逻辑行为如图2所示。图中的GetV和GetO是LRCC定义的两种类型的读请求，GetV不要求获得该地址的所有权(owner)，GetO需要获得该地址的所有权。具体LRCC协议缓存一致性数据同步流程如图3所示。

发明内容

本发明所要解决的技术问题是针对上述现有技术的不足，提供一种高效处理GPU片内和片间缓存一致性的数字电路设计方法，能够解决一般GPU的数据共享和同步问题。还考虑到随着芯片规模增大或存在GPU-GPU互联时，LRCC协议生产者-消费者的同步路径变得很长，解决缓存一致性可能变得低效，本发明能够提高上述场景下，数据共享和同步的效率，且具有扩展性，是一个可扩展的解决GPU片间及片内一致性的数字设计方法。

为实现上述技术目的，本发明采取的技术方案为：

一种高效处理GPU片内和片间缓存一致性的数字电路设计方法，包括：

步骤1：划分地址区域并增加PGL2，实现GPU的缓存一致性具有可扩展性；

步骤2：当GPU规模增大或需要支持片间GPU互联或更多片间GPU互联时，同等增加区域和PGL2，实现缓存一致性。

为优化上述技术方案，采取的具体措施还包括：

上述的每个或几个GPU内核设有独立的私有缓存，即L1缓存，每个独立L1缓存缓存属于任意设备内存地址空间的数据；

当存在GPU-GPU片间互联时，也包含缓存属于其他GPU设备内存的地址空间的数据。

上述的步骤1所述划分地址区域，具体为：