[发明专利]基于多通路独立AXI总线的RLDRAM3控制器

权利要求书

1.一种基于多通路独立AXI总线的RLDRAM3控制器，其特征在于，包括控制模块、用户访问模块、大数据交互模块以及物理层模块，其中：

控制模块通过AXI-LITE接口连接FPGA片上微处理器，对RLDRAM3控制器进行控制；

用户访问模块提供用户访问接口，提供用户数据读写；

大数据交互模块基于用户访问模块初始优先级及二级缓存中积压数据量进行实时优先级调整，从用户访问模块中取出读写指令队列内容，并根据地址内容发送至物理层模块进行数据交互；

物理层模块完成复位链路初始化控制、对RLDRAM3芯片DDR模式读写总线时序编解码、地址控制总线的时序控制。

2.根据权利要求1所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，物理层模块支持两个DLRAM3芯片的读写控制。

3.根据权利要求1所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，控制模块对RLDRAM3控制器的控制包括物理层模块初始化控制、物理层模块时序控制、物理层模块连接芯片配置、用户访问接口访问RLDRAM3地址空间划分控制、初始优先级控制、burst模式控制、读数据二级缓存控制，写数据二级缓存控制。

4.根据权利要求1所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，用户访问模块提供最多8通道AXI-FULL用户访问接口。

5.根据权利要求4所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，各通道配16KB读数据二级缓存RAM及读指令队列、16KB写数据缓二级缓存RAM及写指令队列。

6.根据权利要求4所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，每个通道设置有独立空间地址保护。

7.根据权利要求4所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，每个通道通过AXI总线外接设备。

8.根据权利要求1所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，用户访问模块中用户读数据时：先发查询读指令队列内容，若二级缓存内已经存在该想要地址内容则直接通过AXI-FULL读取数据，若读指令队列中无此地址空间内容，则需从SDRAM3中取出放入读数据二级缓存中，供用户读取。

9.根据权利要求1所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，用户访问模块中用户写数据时：通过AXI-FULL接口将数据直接写入二级缓存中，并更新写操作指令队列，同时更新读数据二级缓存内容和读指令队列内容。

10.根据权利要求1所述的于多通路独立AXI总线的RLDRAM3控制器，其特征在于，用户访问模块采用BURST读写方式。