[发明专利]调整显示延迟的方法、电子装置和存储介质有效
申请号: | 202110655605.4 | 申请日: | 2021-06-11 |
公开(公告)号: | CN113542840B | 公开(公告)日: | 2023-04-07 |
发明(设计)人: | 宫纪伟 | 申请(专利权)人: | 浙江大华技术股份有限公司 |
主分类号: | H04N21/43 | 分类号: | H04N21/43;H04N21/4402 |
代理公司: | 杭州华进联浙知识产权代理有限公司 33250 | 代理人: | 何晓春 |
地址: | 310016 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 调整 显示 延迟 方法 电子 装置 存储 介质 | ||
本申请涉及一种调整显示延迟的方法、电子装置和存储介质,其中,该调整显示延迟的方法包括:获取帧间时间间隔值、视频显示端下一帧的显示时间、视频显示端当前帧的显示时间和视频输入端当前帧的到达时间;根据帧间时间间隔值和视频显示端下一帧的显示时间,确定第一阈值;若视频输入端当前帧的到达时间满足预设条件,则调整视频显示端的像素时钟,直到视频输入端当前帧的到达时间与第一阈值的差值的绝对值小于第二阈值,其中,视频显示端的像素时钟被调整会引起视频显示端下一帧的显示时间被更新,通过本申请,解决了无法在通用的SOC芯片中调整视频显示端延迟时间的问题,降低了视频显示端的延迟时间。
技术领域
本申请涉及图像处理领域,特别是涉及调整显示延迟的方法、电子装置和存储介质。
背景技术
随着传输带宽、硬件性能不断提高,客户对端到端显示实时性、稳定性要求越来越高。分布式系统中视频获取端与视频显示端采用独立的像素时钟,即使初始状态同相位,一段时间后视频获取端与视频显示端之间会存在相位差,导致视频输出端出现显示延迟时间,由于视频输入端与视频输出端连接是随机建立的,因此,视频输入端与视频输出端的相位差会不固定,表现为视频输出端的显示延迟时间忽高忽低,最大可相差一个显示周期。
现有方案中主要是基于FPGA获取视频显示端的时序参数,根据视频显示端的时序参数、视频获取端的帧率来调整视频显示端的帧率,以使视频显示端实时显示每一帧视频,但在通用的SOC芯片中,无法获取视频显示端的时序参数,进而无法调整视频显示端的延迟时间。
发明内容
在本实施例中提供了一种调整显示延迟的方法、电子装置和存储介质,以解决相关技术中无法调整视频显示端的延迟时间的问题。
第一个方面,在本实施例中提供了一种调整显示延迟的方法,包括:
获取帧间时间间隔值、视频显示端下一帧的显示时间、视频显示端当前帧的显示时间和视频输入端当前帧的到达时间,其中,所述帧间时间间隔值根据视频输入端前n帧中各帧之间的时间间隔确定,n≥2;
根据所述帧间时间间隔值和所述视频显示端下一帧的显示时间,确定第一阈值;
若所述视频输入端当前帧的到达时间满足预设条件,则调整视频显示端的像素时钟,直到所述视频输入端当前帧的到达时间与所述第一阈值的差值的绝对值小于第二阈值,其中,所述预设条件基于所述第一阈值、所述视频显示端下一帧的显示时间和所述视频显示端当前帧的显示时间而确定,所述视频显示端的像素时钟被调整会引起所述视频显示端下一帧的显示时间被更新。
在其中的一些实施例中,所述视频输入端当前帧的到达时间满足预设条件包括:
所述视频输入端当前帧的到达时间减去所述第一阈值得到的差值不小于所述第二阈值,且所述视频输入端当前帧的到达时间不大于所述视频显示端下一帧的显示时间;或者,
所述第一阈值减去所述视频输入端当前帧的到达时间得到的差值不小于所述第二阈值,且所述视频输入端当前帧的到达时间不小于所述视频显示端当前帧的显示时间。
在其中的一些实施例中,根据所述帧间时间间隔值和所述视频显示端下一帧的显示时间,确定第一阈值包括:
将所述视频显示端下一帧的显示时间与所述帧间时间间隔值的差值作为所述第一阈值。
在其中的一些实施例中,调整所述视频显示端的像素时钟,直到所述视频输入端当前帧的到达时间与所述第一阈值的差值的绝对值小于所述第二阈值,具体包括:
调整所述视频显示端的像素时钟,得到更新后的所述视频显示端下一帧的显示时间;
获取视频输入端下一帧的到达时间;
根据所述帧间时间间隔值和更新后的所述视频显示端下一帧的显示时间,确定更新后的第一阈值;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江大华技术股份有限公司,未经浙江大华技术股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110655605.4/2.html,转载请声明来源钻瓜专利网。