[发明专利]一种基于FPGA平台的精确时间同步方法

说明书

本发明公开了一种基于FPGA平台的精确时间同步系统及补偿方法，所述系统采用IEEE 1588v2(PTP)协议标准，实现FPGA平台协议栈的搭建，可适应主从系统的身份转换，既可作为主系统同步从系统，亦可作为从系统被主系统同步。通过周期性同步算法的实现，所述补偿方法可实现主从系统的时间偏差始终维持在一个相对狭窄的范围之内。

技术领域

本发明属于通信技术领域，具体涉及一种基于FPGA平台的精确时间同步方法。

背景技术

当基于各种通信协议，信息在主系统和从系统之间传输时，由于信息延迟，主从系统之间会存在系统间的时间偏差。现如今，时间同步技术已运用到各行各业中，尤其在国防、金融、通信等领域至关重要，随着时代的发展，各行各业的市场竞争愈显激烈，而在时间同步技术的竞争中，精确和成本较低成为决胜的两大竞争力。

精确时间同步协议(PTP)最早被应用于自动控制领域，理论上，它可以达到亚微秒级的同步精度，这已经极大领先早期的网络时间同步协议了。在2008年发布了PTPv2协议，它在原有PTP协议的基础上新增了支持测量节点驻留时间和链路不对称等，在一些支持PTPv2的硬件转发节点上，更是达到了几十纳秒的同步精度，PTP协议的高精度性能使得其在很多行业都能迅速发展。

PTP协议中规定PTP报文的主要封装形式有三种，分别是：PTP over UDP overIPv4、PTP over UDPover IPv6和PTP over IEEE802.3/Ethernet。当下，PTP协议的实现一般采用纯软件方案或软硬件相结合的方案，这两种方法各有侧重点，纯软件方案成本较低但精度也较低，软硬件结合方案成本较高但精度也较高，它们的本质区别只在于时间戳的获取方式差异，但综合来说这两种方案的实现都需要复杂、冗余的系统结构和高昂的成本。

发明目的

本发明的目的是为了解决现有技术中所面临的难题，提供一种基于FPGA平台的精确时间系统同步方法，基于现有PTPv2协议，但摆脱了现有实现PTP协议技术系统复杂、成本太高的窘境，通过一个简单的基于FPGA平台的系统，成本较低地实现了主从系统之间的精确时间系统同步。鉴于现有技术的缺点，本发明采用纯硬件的方案，更适用于一些主从系统关系确定的应用场景，比如多通道远程同步触发数据采集、高精度工业流水线同步操作等。

发明内容

根据本发明的一个方面，提供了一种基于FPGA平台的精确时间同步系统，该信息同步传输系统基于IEEE802.3/Ethernet的PTP协议，包括主系统FPGA、从系统FPGA，其中，主系统FPGA依次双向连接主系统物理层芯片PHY、主系统RJ45接口；从系统FPGA依次双向连接从系统物理层芯片PHY、从系统RJ45接口；所述主系统RJ45接口与从系统RJ45接口相互连接双向交互数据；所述主系统FPGA包括主系统发送模块、主系统接收模块、主系统本地时钟模块、第一CRC校验模块、第二CRC校验模块；其中，所述主系统发送模块分别与第一CRC校验模块和主系统本地时钟模块连接，所述主系统接收模块分别与第二CRC校验模块和主系统本地时钟模块连接；

所述从系统FPGA包括从系统发送模块、从系统接收模块、从系统本地时钟模块、第三CRC校验模块、第四CRC校验模块以及偏移量计算和本地时钟补偿模块；所述从系统发送模块分别与第三CRC校验模块和从系统本地时钟模块连接，所述从系统接收模块分别与第四CRC校验模块和从系统本地时钟模块连接；所述从系统本地时钟模块与所述偏移量计算和本地时钟补偿模块连接。

优选地，所述主系统发送模块、从系统发送模块通过发送状态机发送数据，覆盖主从双系统逻辑处理；所述发送状态机的执行流程包括发送7个字节的前导码和1个字节的帧开始定界符、发送目的地址和源地址、发送类型值16’h88f7、发送PTP报文头、发送PTP报文数据、校验报文头和报文数据以生成校验码以及发送校验码。