[发明专利]一种具有尖峰抑制功能的副边同步整流控制电路

权利要求书

1.一种具有尖峰抑制功能的副边同步整流控制电路，其特征在于，包括变压器、二次负电平检测单元、逻辑控制单元、功率管和时间控制单元；

所述变压器的副边的一端用于与输出负载连接，另一端分别与所述功率管的漏极和所述二次负电平检测单元的第一输入端连接；

所述功率管的栅极与所述逻辑控制单元的第一输出端连接，源极用于与输出负载连接；

所述二次负电平检测单元的输出端与所述逻辑控制单元的第一输入端连接，所述二次负电平检测单元的第二输入端与所述时间控制单元的输出端连接；

所述逻辑控制单元的第二输出端与所述时间控制单元的输入端连接，所述逻辑控制单元的第二输入端与所述时间控制单元的输出端连接；

所述时间控制单元包括第一比较器、第一子时间控制器和第二子时间控制器；

所述逻辑控制单元的第二输出端包括第一控制端和第二控制端；

所述第一子时间控制器的输入端与所述第一控制端连接；

所述第二子时间控制器的输入端与所述第二控制端连接；

所述第一比较器的正极输入端与所述第一子时间控制器的输出端连接，所述第一比较器的负极输入端与所述第二子时间控制器的输出端连接，所述第一比较器的输出端分别与所述逻辑控制单元的第二输入端和所述二次负电平检测单元的第二输入端连接。

2.根据权利要求1所述的一种具有尖峰抑制功能的副边同步整流控制电路，其特征在于，所述第一子时间控制器包括PMOS管、第一NMOS管、第一电流源、第二电流源和第一电容；

所述第一控制端包括第一子控制端和第二子控制端；

所述PMOS管的源极与所述第一电流源的正极连接，所述PMOS管的栅极与所述第一子控制端连接，所述PMOS管的漏极分别与所述第一NMOS管的漏极、所述第一电容的一端及所述第一比较器的正极输入端连接；

所述第一NMOS管的栅极与所述第二子控制端连接，源极与所述第二电流源的负极连接；

所述第一电流源的负极与正极电压连接，所述第二电流源的正极和所述第一电容的另一端分别接地。

3.根据权利要求1所述的一种具有尖峰抑制功能的副边同步整流控制电路，其特征在于，所述第二子时间控制器包括第三电流源、第二NMOS管和第二电容；

所述第二NMOS管的漏极分别与所述第三电流源的正极、所述第二电容的一端和所述第一比较器的负极输入端连接，所述第二NMOS管的栅极与所述第二控制端连接，所述第二NMOS管的源极与所述第二电容的另一端连接；

所述第三电流源的负极与正电压连接，所述第二电容的另一端接地。

4.根据权利要求1所述的一种具有尖峰抑制功能的副边同步整流控制电路，其特征在于，还包括开关控制单元；

所述开关控制单元的输入端与所述变压器的另一端连接，所述开关控制单元的输出端与所述逻辑控制单元的第三输入端连接；

所述开关控制单元内设置有第一比较电压。

5.根据权利要求1所述的一种具有尖峰抑制功能的副边同步整流控制电路，其特征在于，所述二次负电平检测单元包括比较器单元、延时单元和数字处理单元；

所述比较器单元的输入端与所述功率管的漏极连接，所述比较器单元的输出端与所述数字处理单元的第一输入端连接；

所述延时单元的输入端与所述时间控制单元的输出端连接，所述延时单元的输出端与所述数字处理单元的第二输入端连接；

所述数字处理单元的输出端与所述逻辑控制单元的第一输入端连接。

6.根据权利要求5所述的一种具有尖峰抑制功能的副边同步整流控制电路，其特征在于，所述比较器单元包括第二比较器和第三比较器；

所述数字处理单元的第一输入端包括第一信号接收端和第二信号接收端；

所述第二比较器的正极输入端与所述功率管的漏极连接，所述第二比较器的负极输入端设置有第二比较电压，所述第二比较器的输出端与所述第一信号接收端连接；

所述第三比较器的正极输入端与所述功率管的漏极连接，所述第三比较器的负极输入端设置有第三比较电压，所述第三比较器的输出端与所述第二信号接收端连接。

7.根据权利要求5所述的一种具有尖峰抑制功能的副边同步整流控制电路，其特征在于，所述延时单元包括第一延时单元和第二延时单元；

所述数字处理单元的第二输入端包括第三信号接收端和第四信号接收端；

所述第一延时单元的输入端与所述时间控制单元的输出端连接，所述第一延时单元的输出端与所述第三信号接收端连接；

所述第二延时单元的输入端与所述时间控制单元的输出端连接，所述第二延时单元的输出端与所述第四信号接收端连接。