[发明专利]一种用于高时间分辨率时间数字转换器的特殊加法器

说明书

本发明专利提出了一种用于具有大动态测量范围、高分辨性能的时间数字转换器(TDC)的特殊加法器的设计方法以及电路实现，主要包括格雷码与二进制码转换模块(1)、自校准模块(2)以及内部逻辑模块(3)。本发明所提出的特殊加法器主要用于实现在时间数字转换器中整数部分与分数部分计数值的加法合并，不仅能够将TDC中环形振荡器电路所产生的不同进制的周期整数部分数值和分数部分数值进行求和并转换为标准二进制码，而且在时序上还具有一定的纠错能力，能够确保TDC在整个时间测量到数值转换上的正确性。

技术领域

本发明要解决的技术问题是提供一种用于高时间分辨率时间数字转换器(TDC)的特殊加法器的电路，涉及数字集成电路技术领域。

背景技术

时间数字转换器作为一种时间域上的模拟量到数字量的转换器件，其具有和模数转换器(ADC)十分相似的特性。TDC是一种主要用来完成时间测量的器件，它具有较高的测量分辨率，并广泛应用于需要将时间量转换为数值量的各种应用领域。TDC在上述领域中的应用对其时间测量分辨率有着较高的要求，这促使了这一研究领域中的学者都在不断追求实现更高时间测量分辨率的TDC电路架构，从而也使得TDC的电路结构发生了翻天覆地的变化，由原始简单的延迟链型到近来提出的各种两级转换型(比如粗-细型TDC)，就目前而言TDC的时间测量分辨率已经能够突破1ps，并正在向着更小的测量分辨率发展。

虽然近年来TDC的时间测量分辨率有了很大的提高，使得应用到TDC这一特性的相关系统设备的性能也得到了很大的改善，但这并没有给那些相对测量分辨率更看重TDC动态测量范围的系统设备带来同样的效益。这是因为随着TDC测量时间分辨率的提高，其相应的动态测量范围并没有同样得到提高，甚至往往是以牺牲动态测量范围为代价来换取的。比如目前对于测量分辨率在1ps左右的TDC，其动态测量范围往往只有十几纳秒甚至几纳秒，这对于应用于激光雷达测距的TDC来说是远远不够的。

为了实现可应用于激光雷达测距的具有大测量动态范围和较高时间测量分辨率的TDC，现在通常TDC中环形振荡器(RO)所产生的周期整数倍计数值和分数倍计数值进行求和，并转换为标准的二进制数值。然而由于整数部分与分数部分的计数结果代表的所采用的进制不同，两个计数结果无法直接进行相加；并且由于器件时延的存在，在整数部分加一跳变与分数部分的清零并不是完全同步，使得测量数值存在严重偏差，从而影响时间测量的准确性。

发明内容

为了解决上述问题，本发明设计实现了一种应用在大测量动态范围和较高时间测量分辨率的TDC中，可以进行不同进制输入数值间的相加并且同时具有纠错功能的特殊加法器的电路方案。本发明用于高时间分辨率时间数字转换器的特殊加法器的输入包括时间数字转换器中粗计数器16位格雷码计数结果A，时间数字转换器中细计数器译码器6位二进制码计数结果C，计数时钟的二分频信号，输出为24位代表测量时长的二进制数值RESULT；其特征在于该特殊加法器包括：格雷码与二进制码转换模块1，自校准模块2和内部逻辑模块3；

所述的格雷码与二进制码转换模块1用于将时间数字转换器中粗计数器16位格雷码计数结果A转换为对应的二进制进行后续的运算；

所述的自校准模块2根据粗计数器16位格雷码计数结果A，译码器6位二进制码C和计数时钟的二分频信号对16为格雷码转换对应的二进制码的转换结果B进行自校准，以确保在因电路时延所导致的非理想情况发生时仍能够给出正确的结果，提高数据的准确性与可靠性；

所述的内部逻辑模块3用于将16位经校准的二进制码结果E进行处理，按照特定的逻辑进行转换后再与译码器6位二进制码C进行相加运算以解决最低有效位对应的是十进制数63，不能被二进制所表达的问题。