[发明专利]一种欠压锁定电路

权利要求书

1.一种欠压锁定电路，其特征在于：

所述电路包括分压锁定单元、反馈锁定单元和反相级联单元；其中，

所述分压锁定单元，与带隙基准源电路、电源电压、所述反馈锁定单元和所述反相级联单元连接，用于基于电源电压和次级电流源的电压实现分压，并将分压信号输入至所述反相级联单元中；

所述反馈锁定单元，分别与所述分压锁定单元、反相级联单元连接，用于提供滞回信号以稳定所述分压信号；

所述反相级联单元，整形并放大稳定后的所述分压信号，以基于所述分压信号生成欠压锁定输出。

2.根据权利要求1中所述的一种欠压锁定电路，其特征在于：

所述分压锁定单元包括PMOS管和次级电流源；其中，

所述PMOS管，基于来自带隙基准源的参考电压和电源电压的比较，实现截止或导通状态；

所述次级电流源，基于其所生成的电压和电源电压的比较，实现分压信号的输出。

3.根据权利要求2中所述的一种欠压锁定电路，其特征在于：

所述PMOS管的栅极与所述带隙基准源电路连接，接收来自所述带隙基准源电路的参考电压V_ref；

所述PMOS管的源极与所述电源电压连接，接收电源电压；

所述PMOS管的漏极与所述次级电流源同时连接到所述锁定单元中。

4.根据权利要求2中所述的一种欠压锁定电路，其特征在于：

所述次级电流源，一端接地，另一端与所述PMOS管的漏极、锁定单元的输入端分别连接。

5.根据权利要求1中所述的一种欠压锁定电路，其特征在于：

所述反馈锁定单元包括NMOS管；其中，

所述NMOS管，基于所述反相级联单元中第一反相放大器输出的锁定信号实现截止或导通状态；

在处于导通状态时，所述NMOS管与所述次级电流源一同拉低来自所述分压锁定单元的分压信号的电位，以确保欠压锁定输出为闭锁信号；

在处于截止时，所述次级电流源独自拉低所述分压锁定单元的分压信号的电位，用以设定所述欠压锁定输出的门限电压。

6.根据权利要求5中所述的一种欠压锁定电路，其特征在于：

所述NMOS管的漏极分别与所述分压锁定单元的输出端、所述第一反相放大器的输入端连接；

所述NMOS管的栅极分别与所述第一反相放大器的输出端、第二反相放大器输入端的连接；

所述NMOS管的源极接地。

7.根据权利要求1中所述的一种欠压锁定电路，其特征在于：

所述反相级联单元包括第一反相放大器和第二反相放大器；其中，

所述第一反相放大器和第二反相放大器串联，第一反相放大器的输入端作为所述反相级联单元的输入端，第二反相放大器的输出端作为所述反相级联单元的输出端。

8.根据权利要求2中所述的一种欠压锁定电路，其特征在于：

当所述电源电压V_in与所述来自带隙基准源的参考电压V_ref之差大于所述PMOS管的栅源极导通电压时，所述PMOS管处于导通状态；

当所述电源电压V_in与所述来自带隙基准源的参考电压V_ref之差小于所述PMOS管的栅源极导通电压时，所述PMOS管处于截止状态。

9.根据权利要求2中所述的一种欠压锁定电路，其特征在于：

所述次级电流源的输出电流为100nA。

10.根据权利要求5中所述的一种欠压锁定电路，其特征在于：

当所述分压锁定单元的输出电压大于或等于门限电压时，所述NMOS管截止，所述反相级联单元输出开启信号；

当所述分压锁定单元的输出电压低于门限电压时，所述NMOS管导通，所述反相级联单元输出闭锁信号。