[发明专利]用于形成三维存储器件的方法

权利要求书

1.一种用于形成三维(3D)存储器件的方法，包括：

形成掺杂半导体层；

形成垂直地延伸穿过所述掺杂半导体层和存储堆叠体的沟道结构；

暴露所述沟道结构的末端；

利用半导体插塞代替所述沟道结构的与所述掺杂半导体层邻接的部分；

在所述掺杂半导体层的与所述存储堆叠体相对侧处，形成与所述掺杂半导体层接触的源极触点；

形成在所述源极触点以上并且与所述源极触点接触的互连层；

形成穿过所述掺杂半导体层并且与所述互连层相接触的触点，使得所述掺杂半导体层通过所述源极触点和所述互连层电连接至所述触点。

2.根据权利要求1所述的方法，其中，形成所述掺杂半导体层包括：

依次形成处于衬底上的牺牲层、处于所述牺牲层上的具有所述掺杂半导体层以及处于所述掺杂半导体层上的电介质堆叠体。

3.根据权利要求2所述的方法，其中，所述掺杂半导体层是具有N阱的P型掺杂半导体层。

4.根据权利要求3所述的方法，其中，所述衬底是载体晶圆的部分，所述牺牲层包括电介质材料，所述P型掺杂半导体层包括多晶硅，并且所述电介质堆叠体包括交替的堆叠电介质层和堆叠牺牲层。

5.根据权利要求3所述的方法，其中，形成垂直地延伸穿过所述掺杂半导体层和存储堆叠体的沟道结构包括：利用存储堆叠体代替所述电介质堆叠体。

6.根据权利要求5所述的方法，其中，所述电介质堆叠体包括交替的堆叠电介质层和堆叠牺牲层，并且其中，利用所述存储堆叠体代替所述电介质堆叠体包括：

刻蚀出垂直地延伸穿过所述电介质堆叠体、停止在所述P型掺杂半导体层处的开口；以及

通过所述开口，利用堆叠导电层代替所述堆叠牺牲层，以形成包括交替的所述堆叠电介质层和所述堆叠导电层的所述存储堆叠体。

7.根据权利要求6所述的方法，进一步包括：在利用所述存储堆叠体代替所述电介质堆叠体之后，将一种或多种电介质材料沉积到所述开口中，以形成垂直地延伸穿过所述存储堆叠体的绝缘结构。

8.根据权利要求3-7中的任何一项所述的方法，其中，形成所述沟道结构包括：

刻蚀出垂直地延伸穿过所述电介质堆叠体和所述P型掺杂半导体层、停止在所述牺牲层处的沟道孔；以及

沿所述沟道孔的侧壁依次沉积存储膜和半导体沟道。

9.根据权利要求8所述的方法，其中，利用所述半导体插塞代替所述沟道结构的与所述P型掺杂半导体层邻接的所述部分包括：

对所述存储膜的与所述P型掺杂半导体层邻接的部分进行刻蚀，以形成围绕所述半导体沟道的部分的凹槽；

对所述半导体沟道的所述部分进行掺杂；以及

将多晶硅沉积到所述凹槽中，以形成围绕掺杂的半导体沟道的所述部分并且与所述掺杂的半导体沟道的所述部分接触的所述半导体插塞。

10.根据权利要求3所述的方法，进一步包括：在利用所述半导体插塞代替所述沟道结构的与所述P型掺杂半导体层邻接的所述部分之后，

形成与所述P型掺杂半导体层接触的第一源极触点；以及

形成与所述N阱接触的第二源极触点。

11.根据权利要求10所述的方法，进一步包括形成互连层，所述互连层包括分别与所述第一源极触点和所述第二源极触点接触的第一互连和第二互连。

12.根据权利要求11所述的方法，进一步包括：

形成穿过所述P型掺杂半导体层并且与所述第一互连接触的第一触点，使得所述P型掺杂半导体层通过所述第一源极触点和所述第一互连电连接至所述第一触点；以及

形成穿过所述P型掺杂半导体层并且与所述第二互连接触的第二触点，使得所述N阱通过所述第二源极触点和所述第二互连电连接至所述第二触点。