[发明专利]占空比调节电路、延迟锁定环电路以及半导体存储器件

说明书

提供了占空比调节电路和延迟锁定环电路以及包括占空比调节电路和延迟锁定环电路的半导体存储器件。占空比调节电路包括：脉冲生成器，被配置为基于频率信息产生具有恒定脉冲宽度的脉冲信号，而与参考时钟信号的频率无关；码生成器，被配置为响应于脉冲信号，通过延迟脉冲信号来产生第一预定数量的延迟脉冲信号，作为第一码；以及占空比调节器，被配置为接收延迟时钟信号，并通过响应于第一码和第二码而调节延迟时钟信号的上升沿的斜率和下降沿的斜率来产生占空比校正时钟信号。

相关申请的交叉引用

本申请基于并要求于2020年8月14日向韩国知识产权局提交的韩国专利申请No.10-2020-0102138的优先权，该申请的公开通过全文引用合并于此。

技术领域

本公开涉及一种占空比调节电路和延迟锁定环电路以及包括占空比调节电路和延迟锁定环电路的半导体存储器件。

背景技术

延迟锁定环电路被设计为产生与输入时钟信号的相位同步的输出时钟信号。

通常，延迟锁定环电路包括可变延迟单元，该可变延迟单元包括延迟单元，该延迟单元用于通过根据码可变地延迟通过缓冲输入时钟信号而产生的参考时钟信号来产生延迟时钟信号。延迟锁定环电路还包括相位检测器，该相位检测器用于检测参考时钟信号和反馈时钟信号之间的相位差并产生码值，该反馈时钟信号是通过复制路径直到根据延迟时钟信号产生输出时钟信号为止而形成的。另外，延迟锁定环电路还包括占空比调节电路，以校正输出时钟信号的占空周期(或占空比)。

发明内容

本公开的示例性实施例提供了占空比调节电路和延迟锁定环电路以及包括占空比调节电路和延迟锁定环电路的半导体存储器件，该占空比调节电路用于即使(除过程、电压和温度之外)在输入时钟信号的频率发生变化的情况下，也可以准确地校正输出时钟信号的占空周期(或占空比)。

通过示例性实施例解决的技术问题不限于以上技术问题，并且通过下面的描述，可以解决本文中未描述的其他技术问题，并且这些技术问题对于本领域技术人员将变得显而易见。

根据示例性实施例，提供了一种占空比调节电路，包括：脉冲生成器，被配置为基于频率信息产生具有恒定脉冲宽度的脉冲信号，而不管参考时钟信号的频率；码生成器，被配置为通过响应于脉冲信号而延迟脉冲信号来产生第一预定数量的延迟脉冲信号，作为第一码；以及占空比调节器，被配置为接收延迟时钟信号，并通过基于第一码和第二码调节延迟时钟信号的上升沿的斜率和下降沿的斜率来产生占空比校正时钟信号。

根据示例性实施例，提供了一种延迟锁定环电路，包括：分频器，被配置为对输入时钟信号进行分频，并产生分频后的输入时钟信号作为参考时钟信号；延迟单元，被配置为通过根据相位差检测码可变地延迟参考时钟信号来产生延迟时钟信号；延迟控制器，被配置为检测参考时钟信号和反馈时钟信号之间的相位差，并产生与该相位差相对应的相位差检测码；占空比调节电路，被配置为基于频率信息产生具有恒定脉冲宽度的脉冲信号，而不管参考时钟信号的频率；通过响应于该脉冲信号而延迟脉冲信号来产生第一预定数量的延迟脉冲信号作为第一码；以及通过根据第一码和第二码调节延迟时钟信号的上升沿的斜率和下降沿的斜率来产生占空比校正时钟信号；时钟信号延迟路径单元，被配置为通过将占空比校正时钟信号延迟预定时间来产生输出时钟信号；以及时钟信号延迟复制单元，被配置为通过将占空比校正时钟信号延迟预定时间来产生反馈时钟信号。