[发明专利]占空比调节电路、延迟锁定环电路以及半导体存储器件

权利要求书

1.一种占空比调节电路，包括：

脉冲生成器，被配置为基于频率信息产生具有恒定脉冲宽度的脉冲信号，而不考虑参考时钟信号的频率；

码生成器，被配置为响应于所述脉冲信号，通过延迟所述脉冲信号来产生第一预定数量的延迟脉冲信号作为第一码；以及

占空比调节器，被配置为接收延迟时钟信号，并通过基于所述第一码和第二码调节所述延迟时钟信号的上升沿的斜率和下降沿的斜率，来产生占空比校正时钟信号。

2.根据权利要求1所述的占空比调节电路，其中，所述脉冲生成器包括：

第一逻辑电路单元，被配置为：

接收所述参考时钟信号，并通过将所述参考时钟信号反相来产生反相参考时钟信号；以及

通过对所述参考时钟信号进行分频来产生二分频参考时钟信号、四分频参考时钟信号、反相四分频参考时钟信号和反相八分频参考时钟信号；以及

第二逻辑电路单元，被配置为：

使用所述反相八分频参考时钟信号、所述四分频参考时钟信号和所述二分频参考时钟信号来产生第一信号；

使用所述二分频参考时钟信号、所述反相四分频参考时钟信号和所述反相参考时钟信号来产生第二信号；以及

通过基于所述频率信息选择所述第一信号和所述第二信号之一来产生所述脉冲信号。

3.根据权利要求2所述的占空比调节电路，其中，所述第一逻辑电路单元包括：

第一选择器，被配置为通过基于所述频率信息选择所述反相四分频参考时钟信号和所述反相八分频参考时钟信号之一来产生第三信号；

第一“与”电路，被配置为通过对所述参考时钟信号和所述第三信号执行“与非”运算来产生所述反相参考时钟信号，并通过将所述反相参考时钟信号反相来产生第四信号；

第一分频器，被配置为通过对所述第二信号进行分频来产生所述二分频参考时钟信号和反相二分频参考时钟信号；

第二分频器，被配置为通过对所述反相二分频参考时钟信号进行分频来产生所述四分频参考时钟信号和所述反相四分频参考时钟信号；以及

第三分频器，被配置为通过对所述反相四分频参考时钟信号进行分频来产生所述反相八分频参考时钟信号。

4.根据权利要求2所述的占空比调节电路，其中，所述第二逻辑电路单元包括：

第二“与”电路，被配置为通过对所述反相八分频参考时钟信号和所述四分频参考时钟信号执行“与”运算来产生第五信号；

缓冲器，被配置为通过缓冲所述四分频参考时钟信号来产生第六信号；

第三“与”电路，被配置为通过对所述反相参考时钟信号和所述反相四分频参考时钟信号执行所述“与”运算来产生第七信号；

第一“与非”电路，被配置为通过对所述第五信号和所述第六信号执行“与非”运算来产生所述第一信号；

第二“与非”电路，被配置为通过对所述第六信号和所述第七信号执行所述“与非”运算来产生所述第二信号；以及

第二选择器，被配置为基于所述频率信息输出所述第一信号和所述第二信号之一作为所述脉冲信号。

5.根据权利要求1所述的占空比调节电路，其中，所述码生成器包括：

一个或多个延迟器，所述一个或多个延迟器串联连接并被配置为通过延迟所述脉冲信号来产生所述第一预定数量的延迟脉冲信号；以及

一个或多个触发器，所述一个或多个触发器并联连接并被配置为通过响应于所述脉冲信号而锁存所述第一预定数量的延迟脉冲信号来产生包括第一预定比特数的第一码。

6.根据权利要求5所述的占空比调节电路，其中，所述预定数量的延迟器中的每一个包括串联连接的偶数个反相器。