[发明专利]一种数字示波器及采样时刻失配的校正方法

说明书

一种数字示波器及采样时刻失配的校正方法，包括参考通道、至少一个待校正通道和中央处理器；中央处理器控制根据初始采样时钟信号和预设采样延迟值分别对每个待校正通道输出采样时钟信号，以使每个待校正通道根据采样时钟信号对正弦波信号进行采集量化并输出码字值，并进行频谱变换，输出频谱变换结果；中央处理器还根据各个待校正通道的每个采样时钟信号对应的预设采样延迟值和频谱变换结果，计算各个待校正通道的最优采样延迟值；中央处理器还将各个待校正通道的最优采样延迟值进行配置，以根据各个待校正通道的最优采样延迟值，对各个待校正通道进行采样时刻失配校正。本发明实施例能够简化采样时刻失配校正步骤，减少校正时间，提高校正精度。

技术领域

本发明涉及示波器技术领域，具体涉及一种数字示波器及采样时刻失配的校正方法。

背景技术

数字示波器是集数据采集、模数转换、软件编程等一系列技术制造出来的高性能示波器。通过对信号的采集、处理和运算，使得用户能在时域上直接观察被测信号。模数转换器简称ADC，在数字示波器中是一个核心的电子元器件。模数转换器的垂直分辨率、带宽、采样率、信噪比、有效位数（ENOB）等关键指标，对测量信号有着决定性的影响，也决定了数字示波器的档次和价格。由于半导体工艺的限制，在单颗模数转换器芯片上，较难同时达到很高的采样率、垂直分辨率、带宽等关键指标，一种有效的解决方式是采用时间交织（Time-interleaved）技术来实现更高性能的模数转换器。时间交织模数转换器也被国内外众多的示波器厂商应用在高性能的示波器产品上。

时间交织模数转换器简称为TIADC，是由多个具有相同分辨率的子通道组成，这些子通道对输入的信号进行交替采样，并输出模数转换后的结果，因此可以达到成倍的提高采样率的目的。理想情况下，时间交织模数转换器的转换精度应该和通道上各个子通道保持一致，即各个子通道的性能是完全一样，但是在实际的制造过程中由于工艺限制、片上误差、工作温度变换等因素使得各个子通道输出数据失配，对时间交织模数转换器的精度造成影响。其中，子通道的采样时刻失配会影响时间交织模数转换器的有效位数，进一步影响到对真实信号的还原。而现有技术中对于采样时刻失配的校正通常需要对每一个采样时刻延迟值所对应的时间交织模式转换器的有效位数进行遍历计算，计算步骤较多、时间较长。

发明内容

为解决上述问题，本发明提供一种数字示波器及采样时刻失配的校正方法，能够简化采样时刻失配的校正步骤，减少校正时间，提高校正精度。

根据第一方面，一种实施例中提供一种数字示波器，包括：

信号输入端，用于获取外部输入的信号；

衰减网络，连接于所述信号输入端，用于对输入衰减网络的信号进行衰减处理；

阻抗变换网络，连接于所述衰减网络，用于对输入阻抗变换网络的信号进行调理和阻抗变换处理；

可调增益放大器，连接于所述阻抗变换网络，用于对输入可调增益放大器的信号进行放大；

时间交织模数转换器，连接于所述可调增益放大器，所述时间交织模数转换器包括参考通道和至少一个待校正通道，用于对输入时间交织模数转换器的信号进行采集量化并输出码字值；

FPGA处理器，连接于所述时间交织模数转换器，用于对所述时间交织模数转换器输出的码字值进行频谱变换，获得频谱变换结果；

采样时钟发生电路，用于输出初始采样时钟信号；

相位调整电路，连接于所述采样时钟发生电路和所述时间交织模数转换器之间，用于储存每个待校正通道相对于参考通道采样时刻的多个预设采样延迟值；还用于根据所述初始采样时钟信号和所述多个预设采样延迟值分别对每个待校正通道输出多个采样时钟信号；