[发明专利]一种异地多活系统的实现方法在审
| 申请号: | 202110603161.X | 申请日: | 2021-05-31 |
| 公开(公告)号: | CN113360279A | 公开(公告)日: | 2021-09-07 |
| 发明(设计)人: | 秦贞远 | 申请(专利权)人: | 紫光云技术有限公司 |
| 主分类号: | G06F9/50 | 分类号: | G06F9/50;G06F16/23;G06F16/27 |
| 代理公司: | 天津滨海科纬知识产权代理有限公司 12211 | 代理人: | 薛萌萌 |
| 地址: | 300459 天津市滨海新区*** | 国省代码: | 天津;12 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 一种 异地 系统 实现 方法 | ||
本发明提供了一种异地多活系统的实现方法,包括以下步骤:S1、用户发送请求至LB负载均衡,LB负载均衡接收倒用户请求后将请求发送至API‑Router;S2、API‑Router根据ShardingKey确定用户请求数据,并根据判断请求类型将请求转发至不同的机房;S3、API‑Router根据ShardingKey确定用户请求数据对应的Sharding,并将请求路由到允许该请求数据写的机房;S4、机房执行写请求,并通知中心机房同步数据;S5、中心机房通知所有其他机房同步数据,并反馈结果给中心机房;S6、中心机房接收到所有其他机房同步完成的消息,并返回给该机房数据同步完成。本发明通过采用中心机房,所有其他机房只与中心机房存在数据同步,提高同步效率,每个分片sharding仅保持写操作,保证数据的强一致性。
技术领域
本发明属于计算机技术领域,尤其是涉及一种异地多活系统的实现方法。
背景技术
目前各厂商通常采用异地多活的方式来保证服务的高可用、数据的安全和一致性,对于异地多活,每个节点均需要同步多个数据中心的数据,在这种情况下,任何节点下线都不会对业务产生影响,但在一次写操作过程中带来更大的时间开销,时间开销除了影响用户体验以外,还带来了更多的数据冲突,在严重的数据冲突下,使用分布式锁的代价也更大,这会导致系统的复杂度上升,吞吐量下降;因此,亟需一种异地多活系统的实现方法。
发明内容
有鉴于此,本发明旨在提出一种异地多活系统的实现方法,以解决上述问题的不足。
为达到上述目的,本发明的技术方案是这样实现的:
一种异地多活系统的实现方法,包括以下步骤:S1、用户发送请求至LB负载均衡,LB负载均衡接收倒用户请求后将请求发送至API-Router;
S2、API-Router根据ShardingKey确定用户请求数据,若判断为写请求,则进行下一步;若判断为读请求,API-Router将请求路由到最近的机房,最近的机房响应读请求,执行并返回结果;
S3、API-Router根据ShardingKey确定用户请求数据对应的Sharding,根据判断请求类型将请求路由到允许该请求数据写的机房;
S4、机房执行写请求,并通知中心机房同步数据;
S5、中心机房通知所有其他机房同步数据,并反馈结果给中心机房;
S6、中心机房接收到所有其他机房同步完成的消息,并返回给该机房数据同步完成。
进一步的,步骤S4-S5为sharding的一个事务,需保证数据的强一致性,若其中某一环节执行失败,则所有操作进行回滚;若各环节均执行成功,则返回成功。
进一步的,允许读写操作的sharding与中心机房之间的同步为双向同步,仅允许读操作的sharding与中心机房之间的同步为单向同步。
相对于现有技术,本发明所述的一种异地多活系统的实现方法具有以下有益效果:
本发明所述的一种异地多活系统的实现方法通过将用户请求发送至LB负载均衡,LB负载均衡获取请求数据并进行分片,利用中心机房,所有其他机房只与中心机房保持数据同步,提高同步效率,每个分片sharding仅保持写操作,保证数据的强一致性。
附图说明
构成本发明的一部分的附图用来提供对本发明的进一步理解,本发明的示意性实施例及其说明用于解释本发明,并不构成对本发明的不当限定。在附图中:
图1为本发明实施例所述的一种异地多活系统的实现方法流程图;
图2为本发明实施例应用一种异地多活系统的实现方法的流程图。
具体实施方式
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于紫光云技术有限公司,未经紫光云技术有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202110603161.X/2.html,转载请声明来源钻瓜专利网。
- 上一篇:淋浴设备的工作状态的调整方法及装置
- 下一篇:沟槽IGBT芯片版图结构





